《十进制加法计数器》由会员分享，可在线阅读，更多相关《十进制加法计数器（13页珍藏版）》请在金锄头文库上搜索。
1、十进制加法计数器学校：河南工业职业技术学院 班级：电气工程系生产过程0901学号：04020901320402090101姓名： 李海成宋社厂、亠前言在数字系统中，常需要对时钟脉冲的个数进行计数，以实现测量、运算和控 制等功能。具有计数功能的电路，称为计数器。计数器是一种非常典型、应用很广的时序电路，计数器不仅能统计输入时钟 脉冲的个数，还能用于分频、定时、产生节拍脉冲等。计数器的类型很多，按计 数器时钟脉冲引入方式和触发器翻转时序的异同，可分为同步计数器和异步计数 器；按计数体制的异同，可分为二进制计数器、二十进制计数器和任意进制计 数器；按计数器中的变化规律的异同，可分为加法计数器、减法计
2、数器和可逆计 数器。二进制加法计数器运用起来比较简洁方便，结构图和原理图也比其它进制的 简单明了，但二进制表示一个数时，位数一般比较长。十进制是我们日常生活中 经常用到的，不用转换，所以设计十进制加法计数器比设计二进制加法计数器应 用广泛，加法器是以数据的累加过程，日常生活中，数据的累加普遍存在，有时 候需要一种计数器对累加过程进行运算处理，所以设计十进制加法计数器应广大 人们生活的需要，对我们的生活有一个积极地促进作用，解决了生活中许多问题， 所以会设计十进制加法计数器使我们对数字电路的理论和实践知识的充分结合， 也使我们对电子技术基础有了深刻的了解，而且增强了我们对电子技术基础产生 了浓厚
3、的兴趣，这次课程设计使我受益匪浅！目录一、设计题目3二、设计目的3三、设计依据3四、设计内容3五、设计思路4六、设计方案7七、改进意见10八、设计总结11九、参考文献12一、设计题目十进制加法计数器二、设计目的1. 学习电子电路设计任务。2. 通过课程设计培养学生自学能力和分析问题、解决问题的能力。3. 通过设计使学生具有一定的计算能力、制图能力以及查阅手册、使用国家技术 标准的能力和一定的文字表达能力。三、设计依据1用JK触发器组成。2. 实现同步或异步加法计数。四、设计内容1复习课本，收集查阅资料，选定设计方案；2绘制电气框图、电气原理图；3对主要元器件进行计算选择，列写元器件的规格及明细
4、表；4. 设计总结及改进意见；5参考资料；6编写说明书。五、设计思路1. 设计时序逻辑电路的原则和步骤在设计时序逻辑电路时，要求设计者根据给出的具体逻辑问题，求出完成这一逻辑功能 的时序电路来。所设计出的逻辑电路应力求最简。当选用规模集成电路设计时，电路最简的标准是所用的触发器和门电路的数目最少，而 且触发器和门电路的输入端数目最少。而当使用中规模集成电路时，电路最简的标准则是使 用的集成电路数目最少，种类最少，而且互连线也最少。2. 逻辑抽象，得出状态转换图、表将一个给定的实际逻辑关系表示为时序逻辑函数，可以用状态转换表来描述，也可以用 状态转换图来描述。这就需要：分析给定的逻辑问题，确定输
5、入变量、输出变量以及电路的状态数。通常都是取原因（或 条件）作为输入变量，取结果作为输出变量。定义输出、输入逻辑状态的含义，并将电路状态顺序编号。按照题意列出电路的状态转 换表或画出状态转换图。这样，就把给定的逻辑问题抽象为一个时序逻辑函数了。3. 状态化简如果在状态转换图中出现这样两个状态：它们在相同的输入条件下转换到同一次态去 并得到一样的输出，则称它们为等价的状态。显然，等价状态是重复的，可以合并为一个 电路的状态数越少，存储电路就越简单。状态简化的目的就在于将等价状态尽可能地合并，以得出最简的状态转换图。4. 状态分配状态分配又称状态编码。时序逻辑电路的状态是用触发器状态的不同组合来表
6、示的。因 此，首先需要确定触发器的数目n。n个触发器共有2n种状态组合，为获得M个状态组合, 必须取2n-1M 2n给每个电路状态规定对应的触发器状态组合。每组触发器的状态组合都是一组二进制代 码，因此将这项工作又称为状态编码。如果编码方案选择得当，设计结果可以很简单；反之， 编码方案选得不好，则设计的电路就会复杂得多，这里有一定的技巧。为了便于记忆和识别， 一般选用的状态编码都遵循一定的规律。5. 选定触发器的类型并求出状态方程、驱动方程和输入方程不同逻辑功能的触发器的驱动方式会不同，所以用不同类型触发器设计出的电路也不一 样。为此，设计具体的电路前必须选定触发器的类型。选择触发器类型时应考
7、虑到器件的供 应情况，并应力求减少系统中使用的触发器的种类。根据状态转换图（或状态转换表）和规定的状态编码、选定的触发器类型，就可以写出 电路的状态方程、驱动方程和输入方程了。按照写出的方程画出逻辑图。6. 检查设计的电路是否能自启动如果设计的电路不能自启动，则需要采取措施加以解决。一种解决方法是在电路开始工 作时通过置数将它置为有效循环的某一状态；另一种解决方法是通过逻辑设计过程事先检查 发现并设法加以解决。至此，逻辑设计工作已经完成。图 1 是用方框图表示的上述的大致过程。时序逻辑问题状态转换图、表最简状态转换图、表选定触发器类型电路方程式逻辑电路图检查能否自启动图 1 时序逻辑电路的设计
8、过程六、设计方案1.脉冲反馈式 通过反馈线和门电路来控制二进制计数器中各触发器的 R 端，以消去多余 状态（无效状态）构成任意进制计数器。表1 十进制加法计数器的状态转换表，他的状态转换图如图 2 所示。图 2 十进制加法计数器状态转换图表1 十进制加法计数器状态转换表CP顺序Q3Q2Q1Q0等效十进制数0000001000112001023001134010045010156011067011178100089100191000000从表1和图2中可以看出，在Q3由1变为0之前，即从0000到1001为止, 十进制加法计数器和 4 位二进制加法计数器的计数顺序完全相同。当第十个计数 脉冲CP
9、到来后，要求计数器返回到0000。此时可以向4位二进制加法计数器各 触发器的RD端输入一个负脉冲，是各触发器置0,计数器回到0000状态，从而 实现十进制加法计数。图3是采用脉冲反馈式的异步十进制加法计数器，它是由 4位异步二进制加 法计数器修改而成的，该电路增加了一个与非门 G 输出清 0 信号，来控制各触发 器的Rd端，实现从0000状态计数到1001状态后自动返回到0000状态。不难看 出，由于R=QQ，当计数器从1001状态变为1010状态时，Q、Q同时为1, R=0 D 1 3 1 3 D 使各触发器置0。各触发器置0后， Q、Q 也变为0， R 迅速由0变为1。下面分1 3 D析其
10、工作原理。由图3可以看出，当计数器从0000状态计数器到1001状态时，其计数原理 与4位二进制加法计数器完全相同；当计数器处于1001 状态时，若再来计数脉 冲，则计数器会进入1010状态，此时QQ同时为1，R输出一个负脉冲，计数器1 3 D迅速复位到0000状态；当计数器变为0000状态后， R 又迅速由0变为1状态， 清0信号消失，计数器又可以从0000状态重新开始计数。显然，1010状态存在 的时间很短（通常只有 10ns 左右），可以认为实际出现的计数状态只有 0000-1001，所以该电路实现了十进制计数功能。图 4 为异步十进制加法计数器 的时序图Q3Q2Q0Q1CP1 2 3
11、4 5 6 7 8 9 10jmTLnAn_n_Q0_n_nj-Lj-LrLQ1Q2Q3图 4 异步十进制加法计数器时序图六、改进意见脉冲反馈式异步十进制加法计数器，是在异步二进制计数器的基础上，通过脉冲 反馈式来实现的。异步计数器的计数脉冲没有加到所有触发器的 CP 端，而只作 用于某些触发器的CP端。当计数脉冲到来时，各触发器的翻转时刻不同。所以, 此异步计数器，要特别注意各触发器翻转所对应的有效时钟条件。如果把所有的 JK 触发器集成为一个集成时序逻辑电路，则可实现的逻辑功能也 较强、较稳定。同时也有易携带、易用等特点。七、设计总结经过一周的奋战，我的课程设计终于完成了。在没有做课程设计
12、以前觉得课 程设计只是对所学知识的单纯总结，但是通过这次做课程设计发现自己的看法有 点太片面。课程设计不仅是对前面所学知识的一种检验，而且也是对自己能力的 一种提高。通过这次课程设计使我明白了自己原来知识还比较欠缺。自己要学习 的东西还太多，以前老是觉得自己什么都会，什么东西都懂，有点眼高手低。通 过这次课程设计，我才明白学习是一个长期积累的过程，在以后的工作、生活中 都应该不断的学习，努力提高自己知识和综合素质。在这次课程设计中，我和同 学的关系也更近了，同学之间互相帮助，有什么不懂的大家在一起商量，听听不 同的看法让我们更好的理解知识，所以在这里非常感谢帮助我的同学及我的搭 档。在设计过程
13、中，我通过查阅大量有关资料，与同学交流经验和自学，并向老 师请教等方式，使自己学到了不少知识，也经历了不少艰辛，但同样收获巨大。 在整个设计中我懂得了许多东西，也培养了我独立工作的能力及团队合作的意 识。树立了对自己工我充分体会到了在创造过程中探索的艰难和成功时的喜悦。 虽然这个设计做的也作工作能力的信心，相信会对今后的学习工作生活有非常重 要的影响，使不太好，但是在设计过程中所学到的东西是这次课程设计的最大收 获和财富，使我终身受益。总体来说，这次课程设计我受益匪浅。在摸索该如何设计电路使之实现所需 功能的过程中，特别有趣，培养了我的设计思维，在让我体会到了设计电路的艰 辛的同时，更让我体会到成功的喜悦和快乐。八、参考文献1. 数字电子技术杨志忠主编 高等教育出版社2. 电子技术实验与课程设计毕满清主编 机械工业出版社3. 电类专业课程设计指导张华主编 机械工业出版社
