《1位全加器的设计ma》由会员分享，可在线阅读，更多相关《1位全加器的设计ma（10页珍藏版）》请在金锄头文库上搜索。
1、实验三 1 位全加器的设计实验目的：熟悉Alter公司的Max+Plus II软件，掌握采用EDA技术进行设计的过程, 学会使用原理图和 VHDL 语言的两种方法进行电路设计。二、实验内容：1、编写2输入或门的VHDL程序。2、编写半加法器的VHDL程序。3、采用原理图方法设计全加器。4、进行逻辑编译、综合和优化。5、进行软件仿真。三、实验步骤：1 、建立新目录：如 e:example；2、第一次运行 MAX+PLUS II进入 MAX+PLUS II双击MAX+PLUS II图标：或：开始f程序AlteraMAX+：3、创建VHDL源程序A：创建2输入或门的VHDL源程序：0RM2.VHD(
2、1) 生成一个新的文本文件：按屏幕上方的丄L按钮，或选择“ file”一new”,出现对话框：NevFile TvpeGraphic Editor file .gdf 二| Symbol Editor file OLext Editor 辰Wav已form Editor fil已 窗二|选择Text Editor file (文本编辑方式),，日然后按下OK按钮，会出现一个无标题的文本编辑窗口Untitled-Text Editor。(2)在编文本辑窗口中输入2输入或门的VHDL源程序：0RM2.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTIT
3、Y ORM2 ISPORT (A,B: IN STD_LOGIC; C: OUT STD_LOGIC);END ORM2;ARCHITECTURE ART1 OF ORM2 ISBEGINC 在File Name (文件名)栏中输入文件名，如0RM2.vhd在驱动器选择栏选刚刚建立的项目路径所在的驱动器，如e： 在路径栏选择所建立的项目路径，如：example 在Automatic Extension (自动扩展名)的下拉菜单中选择.vhd 按亦1键，就把输入的文件存放在了目录e： example中了。此 时，所有的标识符都变色。(4)创建元件图形符号：(为了能在图形编辑器中调用ORM2)(a
4、)选择“File Create Default Symbol，出现对话框：(b)按确定后编辑器开始进行编译:MAX+plus II 一 CoMpilerSymbol generation was Euccessful0 errors0 warnings如果编译出现错误,匸二确定二二|要对源程序进行修改：重复上面的步骤，直到元件符 号创建成功为止，成功后出现对话框。然后退出编辑器，回到主窗口。B：创建半加器的VHDL源程序H_ADDER.VHD，及其并其元件符号: 重复上面(1) (4)步骤。【注】：必须将文件放在同一目录下。半加器的VHDL程序：H_ADDER.VHDLIBRARY IEEE;
5、USE IEEE.STD_LOGIC_1164.ALL;ENTITY H_ADDER ISPORT ( A,B: IN STD_LOGIC;CO,SO:OUT STD_LOGIC);END H_ADDER;ARCHITECTURE ART2 OF H_ADDER ISBEGINSO=( A OR B) AND (A NAND B);CO按钮，将左边列表框中的信号全部选中到 右边 的列表中。按“OK”。(3) 保存波形文件：“File” 一“Save”，取名为 F_ADDER.scf。(4) 设置信号类型：先用鼠标在输入波形上拖一需要改变的黑色区域，然后点击左排按钮，“0”代表低电平、“1”高电平、“X”任意、“Z”高阻态、“INV”反相、“G”总线数据设置。按集成环境中的缩小波形按钮，以便在仿真时能浏览波形全貌。(5)运行仿真器：“MAX+plusII“Simulator”。XmilName:CINI II 1.1 Ins 21 II 1.1 Ins0E| Interval: |-5.0ns400. Ons丽A BIN 丽A AINQ SUM-Etf COUTV6)观察仿真波形，与 1 位全加器的真值表相比较，确定设计的正确性。1 位全加器的真值表输入输出AINBINCINCOUTSUM0000000101010010111010001101101101011111
