《组合逻辑电路的设计试验报告》由会员分享，可在线阅读，更多相关《组合逻辑电路的设计试验报告（8页珍藏版）》请在金锄头文库上搜索。
1、曲器论” r实验一组合逻辑电路的设计1. 实验目的1,掌握组合逻辑电路的功能分析与测试以及舍入与检测2 ，学会设计以及实现一位全/减加器电路， 电路设计。2. 实验器材74LS00二输入四与非门74LS04六门反向器74LS10 三输入三与非门74LS86二输入四异或门74LS73负沿触发JK触发器74LS74双D触发器3. 实验内容1.设计舍入与框图测的逻辑电路：1. 输入：4 位 8421 码，从 0000-1001 输入信号接4个开关，从开关输入。2. 输出：F2=1,当8421码=0101（5）时，有输出F1=1 当8421码中1的个数是奇数时，有输出灯 摟2，设计一位全加/全减器如图
2、所视:Fl (S)F2 (Co)当s=1，时做减法运算，s=0时做加法运算。A,B,C分别表示减 数，被减数，借位（加数，被加数，进位）4. 实验步骤1设计一个舍入与检测逻辑电路: 做出真值表：舍入昌检测迄辑曳值表AEcDFlF2000G00000L010Q1001001LD0010001010L10011010011L111Q0Q11100L10作出卡诺图，并求出F1,F2Fl(5)的卡楮(3和逻籟熬达式逍精棗达式：F1= aLbcbd 曲A 论 F2（16奇数）詢卡错旳和建妳彖达式遷構丧迖式：F2=ABCD根据F1F2的表达式做出电路图:KT17g c E21613异或门ED按照电路图连接
3、号电路，并且验证结果是否与设计相符2, 设计一位全加/全减器 做出真值表：曲 器 论叶彳F1的卡诺图F1卡诺图:输入2輪岀aS強制W珈C（低位进mFl（和”F2（进借检冲Op0中OpgO+32Op2OpAOpOpOpOp22OpDpDOp212222313l*1Op1OpUCTOq2OpIp“23如2Op2Op20中Op220心22Ip1“0卩“2gIpOpg222OpOq22123OpgIp222曲晶论” rSA0001 11 100000000101011111L1100101隹軒汞达式：F2= BC-B(S()AC(SA)全加冬减器电路说计按照电路图连接号电路，并且验证结果是否与设计相符北晶论叶住5. 实验体会通过这次试验，我了解了用仪器拼接电路的基本情况。懂得 了从电路图到真实电路的基本过程。在连接的时候，很容易因为 线或者门出现问题。
