《芯片引脚说明》由会员分享，可在线阅读，更多相关《芯片引脚说明（3页珍藏版）》请在金锄头文库上搜索。
1、MX232TOP VIEW JCU3V4-23V t-叫4220MAX232C2-5MAX232ATh VCCTSctlT .15 GHD13 RllW12 RlaUT壬Ilin9 HSc，DIP/SOCAPACITANCE 协幵DEUCEriC203D4CTHAX22G2斗7 &炎。.閃 0.33 住33MAX?3Z 1.0101.01.01.DMAraS in M OJ 0.1Diagrams conUnued Jnthe fuN data sheet跖 寸 fQVBblOVC2-兀UA肛劉#ERIER1C1-p d-订剧05IfJPUTSTTLCR10S UTUTSRS-232OUTPU
2、TSXAV+TWV*CJ- VOLTAGE UOUBIFFT2主要作用：MAX232是一种双组驱动器/接收器，片内含有一个电容性电压发生器以便在单5V 电源供电时提供EIA/TIA-232-E电平。当用单片机和PC机通过串口进行通信，尽管单片机有串行通信的功能，但单片 机提供的信号电平和RS232的标准不一样，因此要通过max232这种类似的芯片 进行电平转换。引脚介绍：第一部分是电荷泵电路。由 1、2、3、4、5、6 脚和 4 只电容构成。功能是产生 +12v和-12v两个电源，提供给RS-232串口电平的需要。第二部分是数据转换通道。由7、8、9、10、11、12、13、14 脚构成两个数
3、据通 道。其中 13脚（R1IN）、12 脚（R10UT）、11 脚（T1IN）、14 脚（T1OUT）为第一 数据通道。8 脚 （R2IN）、9脚（R20UT）、10 脚 （T2IN）、7脚（T2OUT）为第二数据通道。 TTL/CMOS数据从11引脚（T1IN）、10引脚（T2IN）输入转换成RS-232数据从 14脚（T10UT）、7脚（T2OUT）送到电脑DB9插头；DB9插头的RS-232数据从 13引脚（R1IN）、8引脚（R2IN）输入转换成TTL/CMOS数据后从12引脚(R10UT)、9 引脚(R2OUT)输出。第三部分是供电。15脚GND、16脚VCC (+5v)。JTAG
4、141，13 接电源2,4,6,8,10,14 GND 接地3mode 模式选择5mosi 主输出从输入7mrst 主复位9sck 同步时钟11miso 主出入从输出Atmegal16PDJP(XCK/TO) PBO 匚(T1) PB I 匚 (INT2/AIN0) PB2 匚 (OCO/AIN1) PB3 (SS) PB4 d(MOSI) PB5 匚(MISO) PB6 匚(SCK) PB7 dRESET 匚VCC匚GND匚XTAL2 XTAL1 d(RXD) PDO 匚TXD) PD I 匚CINTO) PD2 匚(5NT1) PD3 匚 (OCW) PD4 匚 (OC1A) PD5 匚I
5、CP1) PD6 !1112131415161819204039353736353433323130292827262524232221Z!PAO (ADCO)PA1 (ADC1)PA2 (ADC2)PA3 (ADC3)PA4 (ADC4)PAS (ADC5)PAG (ADC6)PA7 (ADC7)AREFGNDAVCCPC7 (TOSC2)PC6 (T0SC1)PC5 (TDl)PC4 (TOO)PC3 (TMS)PC2 (TCK)PC1 (SDA)PCO (SCL)PD7 (OC2)VCC 电源正GND 电源地端口 A(PA7.PA0)端口 A做为A/D转换器的模拟输入端。端口 A为8位双
6、向I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以 输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉 低时将输出电流。在复位过程中，即使系统时钟还未起振，端口A处于高阻状 态。端口 B(PB7.PB0)端口 B为8位双向I/O 口，具有可编程的内部上拉电阻。其 输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若 内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系 统时钟还未起振，端口B处于高阻状态。端口 B也可以用做其他不同的特殊功能.端口 C(PC7.PC0)端口 C为8位双向I/O 口，具有可编程的内部
7、上拉电阻。其 输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若 内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系 统时钟还未起振，端口 C处于高阻状态。如果JTAG接口使能，即使复位出现引 脚PC5(TDI)、PC3(TMS)与PC2(TCK)的上拉电阻被激活。端口 C也可以用做其 他不同的特殊功能.端口 D(PD7.PD0)端口 D为8位双向I/O 口，具有可编程的内部上拉电阻。其 输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若 内部上拉电阻使能，则端口被外部电路拉低时将输出电流。在复位过程中，即使 系统时钟还未起振，端口D处于高阻状态。端口D也可以用做其他不同的特殊 功能.RESET 复位输入引脚。持续时间超过最小门限时间的低电平将引起系统复位。门 限时间见P36Table 15。持续时间小于门限间的脉冲不能保证可靠复位。XTAL1 反向振荡放大器与片内时钟操作电路的输入端。XTAL2 反向振荡放大器的输出端。AVCC AVCC是端口 A与A/D转换器的电源。不使用ADC时，该引脚应直接与VCC 连接。使用ADC时应通过一个低通滤波器与VCC连接。AREF A/D 的模拟基准输入引脚。
