《第八章输入输出扩展.doc》由会员分享，可在线阅读，更多相关《第八章输入输出扩展.doc（21页珍藏版）》请在金锄头文库上搜索。
1、第八章 I/O 口扩展8.1用TTL芯片扩展并行口输出接口的主要功能是进行数据保持,或者说是数据锁存。所以简单输出接口扩展的电路是锁存器。 TTL集成电路: 特性SN54/74(标准系列)SN 54H/74H(高速系列)SN54S/74S(肖特基系列)SN54LS/74LS(低功耗肖特基系列)平均传输延迟(ns)10639.5平均功耗(m w/每门)1022192最高工作频率 (MHz)355512545输入最大低电平(V)0.80.80.80.8输入最小高电平(V)2.02.02.02.0输出最大低电平(V)0.40.40.50.5输出最小高电平(V)2.42.42.72.7输入低电平时输出
2、电流(mA)1.6220.4输入高电平时灌电流(A)40505020输出低电平时灌电流(mA)16 20 20 8 输出高电平时输出电流(mA)0.4 0.5 1 0.4 74LS373 输出控制使能G输入D输出LLLHHHLXHLXXHLQ0Z(高阻) 74LS273 CLRCLK输入D输出LHHH X LXHLXLHLQ074LS273 74LS374 输出控制时钟输入D输出LLLHLXHLXXHLQ0Z(高阻)74LS244 I0LIOH T(传输延迟)功耗74LS24474S244 24 mA 64 mA15 mA15 mA 12 ns 6 ns135 m w 538 m w1.简单输
3、出接口扩展的典型电路芯片简单输出接口扩展通常使用74LS377,74LS373,74LS244等芯片.例如:74LS377该芯片是一个具有使能控制端的8D锁存器。其信号引脚排列如图7-10。图8-1 74LS377引脚图 其中 8D1D8位数据输入线 8Q1Q8位数据输出线 CK时钟信号，上升沿数据锁存 G使能控制信号 VCC+5V电源74LS377的逻辑电路如图7-11。图8-2 74LS377的逻辑电路图 74LS377是由D触发器组成，D触发器在上升沿输入数据，即在时钟信号（CK）由低变高正跳时，数据进入锁存器。74LS377的逻辑功能如表72所示表82 74LS377的逻辑功能GCKD
4、Q1XXQ0011000X0XQ0从真值表可以看出：(1)若G=1，则不管数据和时钟信号（CK）是什么状态，锁存器输出锁存的内容（Q。）。(2)只有在G=0时，时钟信号才能起作用。即时钟信号正跳变时，数据进入锁存器。即输出端反映输入端状态。(3)若CK=0，则不论G为何状态，锁存器输出锁存的内容（Q。），而不受D端状态影响。2.输出接口扩展举例 扩展单输出接口只需一片74LS377，其连接电路如图7-12。 图8-3 74LS377作输出接口扩展 在扩展电路中，以MCS51的WR信号接CLK。因为在WR信号由低变高时，数据总线上出现的正是输出的数据，因此WR接CLK正好控制输出数据进入锁存器。
5、此外74LS377的G信号端固定接地（有效），其目的是使锁存器的工作只受CLK（WR）信号的控制。 练习: 手上有一个不带输出控制的A/D转换芯片,要求你将它接到MCS51总线上.2 8255A作单片机的可编程IO扩展 上一节已讲述了只能实现数据锁存和缓冲功能的简单IO扩展。本节将讲述能实现复杂IO接口扩展的可编程并行接口芯片。这些芯片功能较强，其最大特点在于工作方式的确定和改变是用程序以软件方法实现，因此称之为可编程接口芯片。 在单片机IO扩展中常用的可编程接口芯片有： 8255A可编程通用并行接口芯片 8155带RAM和定时器计数器的可编程并行接口芯片8.2.1 8255A的逻辑结构和信号
6、引脚。 8255A是可编程的并行输入输出接口芯片，通用性强且使用灵活，常用来实现MCS5l系列单片机的并行IO扩展。8255A是一个40引脚的双列直插式集成电路芯片，其引脚排列如图7-13。图8-4 8255A引脚图按功能可把8255A分为三个逻辑电路部分，即总线接口电路，口电路和控制逻辑电路图8-5 8255A的逻辑结构 8255A共有三个8位口，其中A口和B口是单纯的数据口，供数据IO使用。而C口则既可以作数据口，又可以作控制口使用，用于实现A口和B口的控制功能。因此在使用中常把C口分为两部分，即： C口高位部分（PC7PC4） C口低位部分（PC3PC0） 数据传送中A口所需的控制信号由
7、C口高位部分提供，因此把A口和C口高位部分合在一起称之为A组；同样理由，把B口和C口低位部分合在一起称之为B组。8.2.2总线接口电路 总线接口电路用于实现8255A和单片机芯片的信号连接。其中包括：1.数据总线缓冲器 数据总线缓冲器为8位双向三态缓冲器，可直接和MCS51的数据线相连，与IO操作有关的数据、控制字和状态信息都是通过该缓冲器进行传送。2.读写控制逻辑 与读写有关的控制信号有： CS片选信号（低电平有效） RD读信号（低电平有效） WR写信号（低电平有效）A1、A0端口选择信号。8255A共有四个可寻址的端口（即A、B、C口和控制寄存器），用二位地址编码即可实现选择。在IO扩展连
8、接时应把A1和A0直接与单片机的A1和A0相连。表7-3 8255A读/写控制表CSAARDWR所选端口操作00001A口读端口A00101B口读端口B01001C口读端口C00010A口写端口A00110B口写端口B01010C口写端口C01110控制寄存器写控制字1XXXX/数据总线缓冲器输出高阻抗 RESET复位信号（高电平有效）。复位之后，控制寄存器清除，各端口被置为输入方式。 读写控制逻辑用于实现8255A的硬件管理，其内容包括：芯片的选择，口的寻址以及规定各端口和单片机之间的数据传送方向。详见表73。8.2.3控制逻辑电路控制逻辑电路包括A组控制和B组控制，合在一起构成8位控制寄存
9、器。用于存放各口的工作方式控制字。具体逻辑电路不再介绍。8.2.4 8031和8255A的接口8255A可以直接与MCS5l总线接口，其接口电路如图7-15所示。图中，8255A的片选信号CE及口地址选择线A1、A。分别由8031的P2。7和P0。1、P0。0经地址锁存后提供，所以，8255A的A口、B口、C口及控制口的地址分别为7FFCH、7FFDH、7FFEH、7FFFH。8255A的RD、WR分别与8031的RD、WR相连，8255A的RESET与8031的RST相连，都接到8031的复位电路上。图8-5 8255A和MCS5l总线接口电路图8.2.5 8255A的工作方式及数据IO操作
10、1.8255A的工作方式 8255A共有三种工作方式，即方式0、方式1及方式2。（l）方式0基本输入输出方式 方式0下，可供使用的是两个8位口（A口和B口）及两个4位口（C口高位部分和低位部分）。四个口可以是输入和输出的任何组合。 方式0适用于无条件数据传送，也可以把C口的某一位作为状态位，实现查询方式的数据传送。（2）方式1选通输入输出方式 方式1下，A口和B口分别用于数据的输入输出。而C口则作为数据传送的联络信号。具体定义见表74。由表中可见A口和B口的联络信号都是三个，因此在具体应用中，如果A或B只有一个口按方式1使用，则剩下的另外13位口线仍然可按方式0使用。如果两个口都按方式1使用，
11、则还剩下2位口线，这两位口线仍然可以进行位状态的输入输出。 C口位线方式1方式2输入输出输入输出PC7OBFAOBFAPC6ACKAACKAPC5IBFAIBFAPC4STBASTBAPC3INTRAINTRAINTRAINTRAPC2STBBACKBPC1IBFBOBFBPC0INTRBINTRB方式1适用于查询或中断方式的数据输入输出。STB : X选通输入,低电平有效,将数据打入输入锁存器.IBF : 输入缓冲器满,高电平有效,STB的下降沿置位,RD的上升沿复位.INTE : 中断请求许可,又PC4(PC2)的置位复位控制INTR : 中断请求, ,高电平有效, STB, IBF, I
12、NTE为高电平时产生.RD的下降沿复位.OBF : 输出缓冲器满, 低电平有效,由WR的上升沿置0(有效),由ACK的下降沿置1(无效).ACK : 外设应答,低电平有效,表示外设已取走数据.INTE : 中断请求许可,又PC6(PC2)的置位复位控制.INTR : 中断请求, ,高电平有效, ACK, OBF INTE为高电平时产生.WR的下降沿复位.（3）方式2双向数据传送方式 只有A口才能选择这种工作方式，这时A口既能输入数据又能输出数据。在这种方式下需使用C口的五位口线作控制线，信号定义如表74所示。方式2适用于查询或中断方式的双向数据传送。如果把A口置于方式2下，则B口只能工作于方式0。2.数据输人操作 用于输入操作的联络信号有： STB（Strobe）选通脉冲（输入），低电平有效。 当外设送来STB信号时，输入数据装入8255A的锁存器。 IBF（Input Buffer Full）输入缓冲器满信号（输出），高电平有效。 此信号有效，表明数据已装入锁存器，因此它是一个状态信号。INTR（INTrrupt Request）中断请求信号(输出)，高电平有效。当IBF为高,STB信号由低变高（后沿）时，中断请求信号有效。向单片机发出中断请求。 数据输入过程说明： 当外设准备好
