《电子秒表的设计与制作》由会员分享，可在线阅读，更多相关《电子秒表的设计与制作（12页珍藏版）》请在金锄头文库上搜索。
1、课题五 电子秒表的设计与制作电子秒表作为典型的数字电路应用产品，它的电路组成涉及到触发器， 单稳态触发电路，时钟发生电路及计数器，译码显示等数字电路中常用的单 元电路。通过对一个简易的电子秒表的设计与制作，可以使学生熟悉这些单 元电路的综合应用及一个数字电路小系统的安装与调试方法。1. 设计内容和要求用数字集成组件设计.安装与调试，1 只电子秒表，设计要求为：1. 两位数码管显示，计时范围为0.10.9S，步进为0.1S。2制成的电子秒表应具有起动，停止与清零等基本功能。3计数精度要求为在9.9S计数时间内，时间误差不超过10ms。4.可以用外接直接电流。完成对电路的选择，参数设计，安装与调式
2、，达到设计要求。2. 设计方案的选择对电子秒表的设计虽然有多种方案，但主体电路都是对高稳定的时钟信号进行分 频、计数译码与显示，再配以方便的使能按键，如起动、停止、保存和清除等。对于本 课题，选择的设计方案如图 351 所示。图 3-5-1 电子秒表设计方案方框图 图中，时钟发生器产生频率较高的，脉冲波以提高系统的计时精度，由于设计要求 中对精度的要求并不高，选用普通器件组成一个方波发生器产生100Hz的脉冲波。100Hz 的脉冲波经十分频电路获得10Hz的脉冲波，作为0.1S位计时器的脉冲源。0.1S位设计 成一个十进制计数器，其进位输出即为秒脉冲，作为秒位计数器的时钟。启动开关给闸 门电路
3、一个高电平以打开闸门，100Hz脉冲源作为分分频电路的时钟，若分频电路也是 一个十进制计数器，则进位输出即为10HZ的时钟脉冲信号。启动、停止开关控制电路 应在起动端产生一个高电平使闸门打开，同行在它的停止端应提供一个供清零信号产生 电路的起动信号，同时清零信号使输出各计数器瞬间清零。当停止端输出高电平时，启 动端必须为低电平以封锁闸门，使各计数器停止计数并保持。3. 单元电路的设计 启动和停止开关控制电路设置两个按键开关ki,k2,ki作为启动开关，k2作为停止开关，且按下为低电平，松 开为高电平。对开关控制电路的要求是：当K2按下，停止端为高电平，清零电路不工作。 启动端为低电平，闸门关闭
4、，分频器不工作；当K1按下，停止端由高电平变成低电平， 使负脉冲触发的清零信号电路产生清空信号对计数器立即清零，启动端由低电平变为高 电平，闸门打开，分频器不工作；再按停止开关k2，启动端输出低电平而封锁闸门，停 止计数，但停止端由低电平变为高电平，清零电路不工作而无清零信号产生，计数器保 持原计数状态。K1，K2两开关不允许同时按下。由上分析，开关控制电路可用一个基本 触发器来完成。启动端设为Q端，停止端为Q端，特性表如表3-7所示。表 3-7 启动、停止开关控制电路特性表k1k 2QnQ n 11100111101010111100010100001*0011*状态不定图 3-5-2 起动
5、停止开关控制电路用两只与非门组成的开关控制电路如图3-5-2 所示。图中G1, G2可选用四2输入与非门74LS00,叫，R?为输入端保护电阻，取R邛2=3K(2) 清零信号产生电路 对清零信号的要求是：在闸门电路打开的瞬间，对各计数器立即清零，但清零信号为低电平，且宽度tT (T为时钟源周期，若取时钟源为100Hz方波，则T=10ms)。很W显然，清零电路是一个由负脉冲触发，且输出暂态仍为低电平的单稳态电路。电路可采 用与非门组成的微分型单稳态电路，也可以用555定时器组成单稳态触发器，负脉冲触 发，但暂稳态为高电平，再加一级反相器以获得低电平清零信号。综上分析：本课题选 用与非门组成的微型
6、单稳态电路。如图 3-5-3 所示。图3-5-3清零信号产生电路图中r3、ci组成无源微分电路，由启动停止控制电路Q端，提供控制信号片。稳态 时，Ud为高电平，u亦为高电平，U,U均为低电平。当K按下，Q有高电平变为低电 doo1 I21平的瞬间，u有一个下跳使u下跳，当u有一个下跳到G的阀值电平V时，将产生正I dd3TH反馈，反馈过程如下：% %正反馈使U迅速跳变为高电平。由于电容上的电压不能突变，故U也同时跳至高o1 I2电平，并使u变成低电平，这时即使u回到高电平，u仍维持低电平不变。o d o与此同时，G,G之间的R、C组成的微分环节中，C开始放电，U随着放电时间推3 4 4 2 2
7、 I2迟，当U下降到G的阀值电平V时，又引起一个正反馈过程：I2 4 TH结果使u、u迅速跳变为低电平，并使u返回高电平的稳态。o1I 2o由上分析，图 3-5-3 的单稳态电路可满足本课题的设计要求，参数选择如下：根据单稳态电路暂态脉冲宽度为t =RC In 2=0.69RC,若取暂态脉冲宽度为50usw取 C=1000pF，则tR4=w C=50 x 10-6 / 0.69 x 1000 x 10-6=72463 q0.69C2取R =75K q ,由R3C1组的微分电路、应满足R C R C ,取R=10 K q ,C =510PF。4 3 14 231（3）时钟发生器电路时钟发生器的主
8、要任务是产生较高、稳定性的100Hz的时钟信号，实质上是一个方 波发生器。组成方波（脉冲波）发生器的电路形式也很多，如用与非门组成的多谐振荡 器、用555定时器组成的多谐振荡器等等。本课题的时钟电路选用555定时器组成的时 钟发生电路。如图3-5-4所示。图 3-5-4 时钟发生器电路 电路参数设计如下：由丄=1=100HzT （R + 2 R ） C In 2P 5 3若取 C=0.1uF 则R +2R =1 / 100 x 10-6 x 0.69=144.3 K q ,P5取R=51 K q , R为100 K q电位器5 P1取 R=0.01 uF4（4）计数及分频器电路由方框图可知，1
9、00Hz时钟源通过闸门先进入十分频，获得0.1S级的时钟。作为一 个十进制计数器的CP,计数输出X0.1S位的译码显示。其进位脉冲又作为一个十进制计 数器的时钟-秒脉冲，完成秒位的计数、译码显示。选择十进制同步加法计数器74LS160 作为计数器，电路图如3-5-5所示。图 3-5-5 分频、计数、译码显示电路表 3-8 74LS160 功能表CPRDLDEPET工作状态置零FL10XX预置数FL1101保持FL11X0保持但1111计数图中74LS160为集成同步十进制计数器，其功能表如表3-8所示。如功能表知；要 使74LS160处于计数工作状态，异步置零端RD，同步置数端LD，工作状态控
10、制端EP、 ET 均为高电平。当时钟脉冲上升沿到来时，计数器翻转，当 QQQQ=1001 时，进位端 c=l,再来一个CP上升沿，C由1变为0且QQQQ=OOOO。三片74LS160构成串联进位3210方式，因74LS160 (0)输入CP为100Hz脉冲，则C的频率为10Hz，每0.1S通过G6为 74LS160(1)提供一个时钟上升沿，同理，74LS160(1)也接成一个十进制计数形式， 每隔1S为74LS160(2)提供一个时钟上升沿,G?的作用同G6,74LS160(1)的QQQQ=1001 时，C产生一个上升沿，若不加G，则74LS160(2)将提前一个CP翻转。7三个计数器的RD端
11、均接来自于单稳态电路的清零信号端，当启动开关按下一次 单稳态产生一个脉宽为50uS的负脉冲，使各计数器RD在50uS时间内为低电平而实现 计时器清零一次。(5) 译码显示单元电路选择电路如图3-5-5上半部分。根据LED数码管是共阴还是共阳结构，选择相应的 BCD码输入的四线一七段译码/驱动器。图3-5-5中，LED选用七段显示共阳极数码管， 故译码器选用低电平有效的七段译码/驱动器74LS47(或74LS247)。图中，四线输入坷、 A2、A1、A0 分别接对应位计数器输出 Q3、Q2、Q1、Q0 端， 7 个输出端口分别按 LED 的2 103210a,b,c,d,e,f,g端。秒位数码管
12、的h端为小数点控制端，要显示小数点，对共阳结构h 端应接低电平。4总电路图由上设计，将各单元电路连接，得电子秒表总电路如图3-5-6所示。Ya Yb YcYd Ye f YgRB 74LS47(1)BLRBOAO Al A2 A3CQ LQ CRTTP ccc 3 I 3 Q DQl Q274LS1 3Hu23uj s q7(1B rts4Mr-H函：卜昇腔匕nWgw弓&吕ST日 / -4LS1W(O) p店匚 ncieFm puQiOiqiquo)74LS1X2) 色日Q I CM E p d a a a a甲讣：匕Hl 9 吉 H :C A H -dr = -c- CH)74LSW图 3-
13、5-8 电子秒表总装配图 根据装配图，在插线板上对电路各元器件合理布局，可以一次安装分单元调试最后再联调，也可以逐级安装调试，直至整个系统。整体安装的好处是可以根据安装图 合理布线，如用红线做+5V电源线，一次将各芯片电源线连接并检查无错无漏，用蓝线 作为地线、将各芯片地线接通并逐级检查无误，再用其它颜色的连接线逐级安装各功能 电路。 各级安装调试及功能测试 启动、停止控制电路的安装与调试任意选择74LS00中的两个与非门，如装配图中所示，连接成基本RS触发器，接通 +5V电源，按表3-7分别按下KI、K2,测量Q, Q端是否符于逻辑要求，即先按下屯,万 用表直流电压挡测量Q, Q，是否是Q =1, Q=0，并注意高电平、低电平的幅值是否达到 要求。再
