《DSP课程设计---语音的压缩、存储和回放》由会员分享，可在线阅读，更多相关《DSP课程设计---语音的压缩、存储和回放（22页珍藏版）》请在金锄头文库上搜索。
1、DSP课程设计实 验 报 告语音压缩、存储和回放计院系：电子信息工程学院 设计人员：吴 迪 班 级：通信0806学 号：08211153指导教师：杨 恒目 录一、设计任务书3二、设计内容3三、算法原理说明.3四、设计方案8五、程序设计、调试与结果分析11 六、设计安装与调试的体会22 七、参考文献22语音的压缩、存储与回放一、实验目的1、应用DSP算法实现对语音信号的压缩、存储和回放。2、熟悉使用C语言编写较复杂的程序； 3、熟悉C语言对外设DSK板或示波器的访问软件编程、硬件连接； 4、熟练使用软件CCS5000对程序的完整调试过程。二、实验设计要求及目标1、使用DSP实现语音压缩和解压缩的
2、根本算法，算法类型自定，例如可以采用G.711、G.729等语音压缩算法。2、采用A/D转换器从MIC输入口实时采集语音信号，进行压缩后存储到DSP的片内和片外RAM存储器中，存储时间不小于10秒。3、存储器存满之后，使用DSP进行实时解压缩，并从SPEAKER输出口进行回放输出。4、使用指示灯对语音存储和回放过程进行指示。三、实验原理1、语音编码 语音编码一般分为两类：一类是波形编码，一类是被称为“声码器技术的编码。PCM编码即脉冲编码调制。波形编码的最简单形式就是脉冲编码调制Pulse code modulation，这种方式将语音变换成与其幅度成正比的二进制序列，而二进制数值往往采用脉冲
3、表示，并用脉冲对采样幅 度进行编码，所以叫做脉冲编码调制。脉冲编码调制没有考虑语音的性质，所以信号没有得到压缩。2、量化： 脉冲编码调制用同等的量化级数进行量化，即采用均匀量化，而均匀量化是根本的量化方 式。但是均匀量化有缺点，在信号动态范围较大而方差较小的时候，其信噪比会下降。国际上有两种非均匀量化的方法：A律和u律，u律是最常用的一种。在美国，7位u律是长途 质量的标准。 而我国采用的是A律压缩，而且有标准的A律PCM编码芯片。3、DPCM&ADPCM：降低传输比特率的方法之一是减少编码的信息量，这要消除语音信号中的冗余度。相邻的语音样本之间存在明显的相关性，因此对相邻样本间的差信号进行编
4、码，便可使信息量得到压缩。因为差分信号比原语音信号的动态范围和平均能量都小。这种编码叫Differential PCM,简称DPCM，即差分脉冲编码调制。ADPCM即自适应差分脉冲编码调制，是包括短时预测的编码系统。CCITT国际电报 咨询委员会在1984年提出的32 kbit/s的编码器建议就是采用ADPCM作为长途传输中的国际通用语音编码方案。这种ADPCM编码方案到达64 kbit/s PCM的语音传输质量，并具有很好的抗误码性能。4、A律压缩本实验中采用了A律压缩。语音信号通常是小信号概率大，大信号出现的概率小，为提高小信号时的量化信躁比，压缩比特速率，可为非线性量化。语音压缩是把16
5、位的数据比特转化为8位数据比特，从而到达语音压缩的目的。在主程序中通过A/D抽样量化，可以得到16位的线性编码，再由编码表通过软件计算得到8位A律编码，其中最高位为符号位，第6位到第4位为段落码，低4位为段内码。将8位的压缩结果存储到系统RAM中进行缓存，根据抽样率、语音存储时间以及系统RAM的容量设置语音存储缓冲区的大小，待缓冲区存满后，将缓冲区内的数据进行解压缩，然后输出到SPEAKER接口输出端。假设使用A/D转换器，必须首先对A/D转换器进行初始化设置，即设置A/D转换器的工作模式、输入增益以及抽样频率等。A律的压缩可以按照以下公式进行定义：其中：A是压缩参数在欧洲，A=87.6x是需
6、要压缩的归一化整数。A律压缩示意图如下：从线性到A律的压缩转换如下表所示：其中，压缩后的码字组成：比特0-3表矢量化值，比特4-6表示段值，压缩后的码字符号放在比特7，为了简化未写出。压缩前的码字丢弃的比特数压缩后的码字输入值段值，量化值比特：11 10 9 8 7 6 5 4 3 2 1 0比特：6 5 4 3 2 1 0 0 0 0 0 0 0 0 a b c d x 10 0 0 a b c d 0 0 0 0 0 0 1 a b c d x1 0 0 1 a b c d 0 0 0 0 0 1 a b c d x x2 0 1 0 a b c d 0 0 0 0 1 a b c d x
7、 x x 3 0 1 1 a b c d 0 0 0 1 a b c d x x x x 5 1 0 0 a b c d 0 0 1 a b c d x x x x x6 1 0 1 a b c d 0 1 a b c d x x x x x x 7 1 1 0 a b c d 1 a b c d x x x x x x x 8 1 1 1 a b c d 5、律压缩律压缩的特点是：其中：y为归一化的压缩输出电压，即y=压缩器输出电压/压缩器可能输出最大电压；x为归一化的压缩输入电压，即x=压缩器输入电压/压缩器可能输入最大电压； 为压扩参数，表示压缩的程度。在使用律的处理过程为：压缩和解压，
8、压缩是指在发送端对输入信号进行压缩处理，再均匀量化，相当于非均匀量化；解压是在接收端进行相应的解压处理，以恢复原始信号。经过压缩的采样信号，按8位二进制编码，编码表如下：0000000wxyza000wxyz0000001wxyza001wxyz000001wxyzab010wxyz00001wxyzabc011wxyz0001wxyzabcd100wxyz001wxyzabcde101wxyz01wxyzabcdef110wxyz1wxyzabcdefg111wxyz8位码有三局部组成：极性码0：负极性信号；1：正极性信号、段落码、电平码。律解压编码表与编码表左右相反。律编码=极性码musi
9、gn+段落码muchord+电平码mustep，算法如下：muchord=(19-T|EXP)4=190-(T|EXP)*16+10H;musign=(AH*(-1)7=(AH*FFFFH)*128=AH*(FFFFH7)=AH*FF80H;mustep=(|int|+33)(T|EXP)-26)-10;6、语音采集与输出模块语音采集与输出模块采用的是TI公司推出的一款高性能的立体声音频Codec芯片TLC320AD50C，内置耳机输出放大器，支持MIC和LINE IN两种输入方式二选一，且对输入和输出都具有可编程增益调节。AD50的模数转换ADCs和数模转换DACs部件高度集成在芯片内部，采
10、用了先进的Sigmadelta过采样技术，可以在8K到96K的频率范围内提供16bit、20bit、24bit和32bit的采样，ADC和DAC的输出信噪比分别可以到达90dB和100dB。与此同时，AD50还具有很低的能耗，回放模式下功率仅为23mW，省电模式下更是小于15uW。由于具有上述优点，使得AD50是一款非常理想的音频模拟I/O器件，可以很好的应用在随声听如CD，MP3、录音机等数字音频领域2。由TLC320AD50C组成的语音输入与输出模块不仅采样率高最高可达96K，且外围电路简单，性价比高。7、 DSK 包括：主芯片 1枚：100 MHz TMS320VC5402 DSPRAM
11、 1枚：1个软件等待的64K16bit的SRAM(CY7C1021V33)FLASH 1枚：256K16bit 的 FLASH存储器(AM39VF400A)接口 2个：一个连接到PC机并口的主机端接口HPI和用于仿真的JTAG测试总线控制器 信号采集和输出端口：麦克风/耳机音频接口8、TMS320C5402的结构及原理 TMS320C5402采用先进的改良的哈佛结构和8条总线结构，解决了冯诺伊曼Von-Neumann结构中高速数据传输时的传输通道上的瓶颈现象，使处理器的性能大大提高，程序数据总线相互独立，允许同时访问程序存储器和数据存储器，实现高度并行操作。此外，还可以在数据总线与程序总线之间
12、相互传送数据，从而使处理器具有在单个周期内同时执行算数运算、逻辑运算、移位操作、乘法/累加运算以及访问程序和数据存储器的强大功能。TMS320C5402的内部多总线结构保证在一个机器周期内可以屡次访问程序空间和数据空间；指令执行时的多重流水线结构将指令周期降低到了最小值；多处理单元可以在一个指令周期内同时进行运算，而这种结构恰好满足了数字信号处理中的一些特殊要求如FIR、IIR、FFT等运算。由于C5402有7种有效灵活的寻址方式的软件特点，仅为10ns的指令执行周期，还有一些特殊的运算指令更好地满足了数字信号处理中特有的运算需要。 TMS320C5402具有高速的，全双工串行口，可用来与系统
13、中的其他C54x器件，编码解码器，串行A/D，D/A转换器以及其他的串行器件直接接口。这两个串行口均为多通道缓冲串行口McBSPMulti-channel Buffered Serial Port。它支持全双工通信，双缓冲数据存放器，允许连续的数据流。内置-律和A-律压扩硬件。DSP功能框图9、AD50的结构与原理AD50是单片音频接口芯片AIC。它内部集成了16位的D/A和A/D转换器，采样速率最高可达22.05kb/s，其采样速率可通过DSP编程来设置。在DAC之前有一个插值滤波器以保证输出信号平滑和ADC之后有一个抽取滤波器以提高输入信号的信噪比。 AD50内部有7个数据和控制存放器，用
14、于编程控制它们的工作状态。它的数据传输模式和采样速率都可以通过DSP对其控制存放器的编程来实现，因此，在许多场合下，AD50都作为DSP的AIC来实现音频处理。存放器0：空操作存放器。 存放器1：软件复位 软件掉电 选择16位或15位工作方式 硬件或软件二次通信请求方式的选择 存放器2：使能ALTDATA输入端 为ADC选择16/15位方式 存放器3：选择FS与FSD之间延迟SCLK的个数 告诉主机有几个从机被联上 存放器4：为输入和输出放大器选择放大器增益 选择N来设置采样频率，fs=MCLK/128*N或MCLK/512*N 在MCLK输入端使能外部时钟输入并旁通内部的PLL 存放器5，6：保存 在CCS 集成开发环境中，与tlc320ad50 CODEC 编译码器相关的头文件是codec.h。它位于C:tic5400dsk5402includ
