《思考题与习题6-答案.doc》由会员分享，可在线阅读，更多相关《思考题与习题6-答案.doc（19页珍藏版）》请在金锄头文库上搜索。
1、思考题与习题66-1 完成下列各题：（1）时序逻辑电路的特点是（ ）；（2）描述时序逻辑电路的三组方程是（ ）；（3）米里型时序电路与摩尔型时序电路的区别是（ ）；（4）与非门构成的基本RS触发器的约束条件是（ ）；（5）已知JK触发器的现态为0，欲使其次态为1，则JK激励应为（ ）；（6）构成13进制计数器最少需要用（ ）个触发器，该计数器有（ ）个无效状态；（7）一个5位二进制加法计数器，初始状态为00000，经过201个输入脉冲后，计数器的状态为（ ）；（8）构成7进制变形扭环形计数器，需要用（ ）级触发器，该计数器有（ ）个无效状态。（9）下列说法中，正确的是（ ）；A、时序电路的输出
2、一定与状态有关B、异步时序电路的工作速度比同步时序电路快C、触发器的次态完全由激励输入确定D、扭环形计数器具有自启动特性（10）下列说法中，错误的是（ ）；A、将D触发器的输出端反馈连接到D输入端可构成触发器B、采用5421BCD码的模10计数器最高位可输出对称方波C、两位十进制数BCD计数器需要7个触发器D、移位寄存器也可以做计数器使用解 （1）内含存储器件，存在输出到输入的反馈，电路具有记忆功能；（2）输出方程、激励方程、状态方程；（3）米里型电路的输出表达式与外部输入X有关，而摩尔型电路的输出表达式与外部输入无关；米里型电路的状态表中输出Z与次态列在一起，而摩尔型电路的状态表中输出Z单独
3、列出；米里型电路的状态图中输出Z与输入X一起位于向线旁，而摩尔型电路的状态图中输出Z位于状态圈中。（4）R+S=1；（5）1；（6）4,3；（7）01001；（8）4，9；（9）A；（10）C。6-2 某时序电路的状态表如题6-2表所示，试画出它的状态图，并指出电路的类型。题6-2表 SnXnZn01S0S0S10S1S0S20S2S3S20S3S4S00S4S0S50S5S5S11Sn+1若电路的初始状态是S0，输入序列是11100101，试求对应的状态序列和输出序列。最后一位输入后，电路处于什么状态？解 该电路的状态图如题6-2图解所示，为摩尔型电路。输入序列： 1 1 1 0 0 1 0
4、 1状态序列：S0 S1 S2 S2 S3 S4 S5 S5 S1输出序列： 0 0 0 0 0 1 1 0最后一位输入后电路处于S1状态。00011001101S0/0S1/0S2/0S3/0S4/0S5/11XSi/Z题6-2图解题6-3表RSQ功能说明000110116-3 题图6-3a是或非门构成的基本RS触发器，试根据R、S信号的波形画出Q和的波形，并完成题6-3表。解：输出端Q和的电压波形如题6-3解图所示。完成题6-3表如题6-3解表所示。题6-3解表 功能说明00保持原状态0110置位（置1）1001复位（置0）11禁止输入 6-4 将题64图b所示输入信号波形施加到题6-4图
5、a所示电路上，并设初始状态为0，试画出Q和的波形图。解：电路为同步RS触发器，CP=0时，触发器保持原状态不变； CP=1时，RS=00时Q保持， RS=01时Q=1，RS=10时Q=0。当CP=1且RS=11时，禁止输入，此时Q=1。Q和的波形图，如题64解图所示。6-5 D触发器的输入波形如题6-5图所示，画出对应的Q端波形。设初态Q=0。解 Q端波形如题6-3图解所示。6-6 JK触发器的输入波形如题6-6图所示，画出对应的Q端波形。设初态Q=0。 解 Q端波形如题6-4图解所示。CPD题6-5图JCPK题6-6图Q题6-6解图Q题6-5解图 6-7 将题6-7图所示各信号施加于题6-7
6、图所示D触发器，试画出Q的波形图。解：触发器的Q端波形如题6-7解图所示。 6-8 将题6-8图所示各信号施加于题6-8图所示JK触发器，试画出Q的波形图。解：触发器的Q端波形如题6-8解图所示。6-9 将JK触发器改接成触发器，如果不允许附加任何别的器件，可以有哪些方法？解：触发器特征方程，而JK触发器的特征方程，若将JK触发器改接成触发器且不加别的器件，则、，共四种方法。电路如题6-9解图所示。6-10 设题6-10图所示各触发器Q端的初态都为1，试画出在4个CP脉冲作用下各触发器的Q端波形。(a) (b) (c) 题6-10图CPQQ1K1J C11DC1QQCPCPQQ1TC1解 各触
7、发器的Q端波形分别如题6-10解图a、b、c所示。6-11 首先画出用下降沿触发的D触发器构成的8进制异步行波加法计数器电路，然后将其变模为5进制。解 8进制异步行波加法计数器电路如题6-11解图a所示，其变模为5进制计数器电路题6-11解图b所示。(a)CLK1DQ0Q0C11DQ1Q1C11DQ2Q2C1CLKS1DQ0Q0C1RS1DQ1Q1C1RS1DQ2Q2C1R111&(b)题6-11解图6-12 画出用下降沿触发的T触发器构成的8进制同步减法计数器电路。解 8进制同步减法计数器电路如题6-12解图所示。题6-12解图1TQ0Q0C11TQ1Q1C11TQ2Q2C1&1CLK6-1
8、3 已知D触发器构成如题6-13图a所示电路。试写出激励函数D的表达式和输出函数F的表达式，并在题6-13图b中完成F的波形。题6-13解图解：，波形见题6-13图b。6-14 题6-14图是一个串行二进制序列的奇校验电路，其输出Q能指示输入序列中1的奇偶性，试写出触发器的次态方程。若触发器初始状态为0，当输入序列为时，将Q写成的函数，据此说明该电路是如何判别输入序列的奇偶性的；若（高位先行），试画出Q的波形图。 解： JK触发器的激励方程为：，电路中触发器的次态方程为。当输入序列为时，若触发器初始状态为0，则。当输入序列中有奇数个1时，Q1；否则Q=0。奇偶检验是信息传输中的一种简单的差错控
9、制编码，用异或运算容易实现该差错控制系统。若（高位先行），Q的波形图如题6-14解图所示。由波形图可见，在每个时钟上升沿触发后，Q的值是原状态和当前输入值的异或，也是电路以往所有输入值的异或，若已输入的序列中有奇数个1时， Q=1；若已输入的序列中有偶数个1时，Q=0。 6-15 已知电路如题6-15图a所示，试写出触发器的次态方程和输出表达式，根据题6-15图b画出状态和输出波形图。 解：由电路可得、，因此， 。异步端=0时，触发器异步清0，故电路中触发器初态为0，波形图如题6-15解图所示。6-16 写出题6-16图所示电路的激励方程组和次态方程组，列出其状态表，画出其状态图及工作波形(设
10、电路的初始状态为Q1Q0=00)，指出其逻辑功能。题6-16图CLKX1TCLKXQ11T =1Q0Q1Q0C1C11 题6-16解表 XnQ1n Q0n01000111011000101101110010 Q1n+1 Q0n+1解 状态表如题6-16解表所示，状态图及工作波形如题6-16解图所示。逻辑功能：模4可逆同步计数器。当X=0时，为模4加法计数器；当X=1时，为模4减法计数器。图6-16解图0Xn1111 00 000011110CLKXQ1Q0Q1Q06-17 题6-17图所示电路是1101序列的不可重叠序列检测器，试按照例6-2的步骤分析该电路，说明两种序列检测器在状态图、状态表
11、和波形图上的不同之处。 解： 电路是同步时序电路，按照同步时序电路的分析步骤进行分析。 写出激励表达式、次态表达式和输出表达式：，；， 根据表达式求出状态表，如题617解表所示。题617解表 010000/001/00100/011/01000/000/11110/011/0 根据状态表画出状态图，如题617解图a所示。 画出波形图。设输入序列为1011011011101（高位先行），电路初始状态为00，可以画出触发器状态Q0、Q1和输出Z的波形，如617解图b所示。 说明电路的逻辑功能：由波形图可以看出，当检测到序列1101时输出Z=1，且检测到的1101的最后一个1不可作为新序列的第一个1
12、，因此电路为不可重叠“1101”序列检测器，且输出信号Z是米里型输出。而教材例62电路的状态图、状态表和波形图显示当检测到序列1101时输出Z=1，且检测到的1101的最后一个1可作为新序列的第一个1，因此教材例62电路为可重叠“1101”序列检测器。6-18 题6-18图是一个双模计数器：X=0时，模4；X=1时，模3。试按照同步时序电路分析步骤，对该电路进行分析，写出触发器的次态表达式，求出电路的状态表（图），分别指出状态图中模3和模4计数循环的状态编码。指出电路存在的一种无效状态转换关系，说明其原因。若要给该电路设置满量（进位）输出端Z，试写出Z的表达式。解： 激励函数表达式：，；，将激励函数代入触发器次态方程，求出两个次态表达式： 求出状态表，如题6-18解表所示。根据状态表画出状态图，如题6-18解图所示。 由状态图可以看出，X=0时，电路是模4加法计数器，编码为00011011；X=1时，电路是模3加法计数器，编码为000110，状态=11为多余状态且次态为00，电路能够自启动。 若设置进位输出Z，当为011或110时进位输出Z=1，则。题618 解表 01000101011010101100110000
