《组合逻辑电路的设计与仿真》由会员分享，可在线阅读，更多相关《组合逻辑电路的设计与仿真（8页珍藏版）》请在金锄头文库上搜索。
1、组合逻辑电路的设计与仿真学习目标1. 进一步掌握使用PROTEUS进行数字电路的设计与仿真的方法2. 掌握组合逻辑电路的功能测试方法3. 进一步理解半加器和全加器的逻辑功能 工作任务按照逻辑功能的不同，数字电路可以分为组合逻辑电路和时序逻辑电路两大类，编码器、 译码器、加法器、比较器等都是常见的组合逻辑电路。本任务通过PROTEUS设计和仿真平台，完成与门、异或门、与或非门组成的组合电路， 异或门和与非门组成的半加器、与非门组成的全加器，异或、与或非门组成的全加器等电路 的测试。一、知识回顾和准备1. 组合逻辑电路的特点 组合逻辑电路的主要特点是：在任一时刻电路的输出状态仅仅取决于该时刻电路的
2、输入状态，而与电路原来所处的状态无关。从电路的形式上看，没有从输出端引回到输入端的反 馈线，信号的流向仅只有从输入端到输出端一个方向。2. 半加器和全加器 半加器和全加器是算术运算电路中的基本单元，他们是完成二进制数相加的一种组合逻辑电路。只考虑两个加数本身，没有考虑由低位来的进位，称为半加器。全加器能进行加数、 被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。若有多位数相加， 则可采用并行相加串行进位的方式来完成。二、组合逻辑电路功能测试1.从PROTEUS库中选取元器件，组成如图所示密码锁电路。元器件明细表兀器件名称所属类所属子类标识值74LS04TTL74LSseries
3、Gates&In vertersU1:A74LS0074LS20TTL74LSseriesGates&In vertersU1:B74LS0074LS08TTL74LSseriesGates&In vertersU1:C74LS00LED-GREENOptoelectronicsLED-GREENLED-REDOptoelectronicsLED- REDSWITCHSwitches&RelaysSWITCHLOGICSTATEDebugging ToolsLOGICSTATE元器件管脚图：VCC 6A 6Y 5A 5Y 4A 4Y討0 R申呵0叩WWW町母Eh1234567J1A1Y2A2Y
4、3A3YGND74LS04六反相器VCC2D2CNC2B2A3Yf141312ii109q123456711AIBNU1CID1YGND74LS20双4输入与非门2改变ABC的值，改变ABC的值，运行并观察结果，将运行结果填入表中。真值表ABCF0F1000001010011100101110111密码设定?4. 设计三变量表决器，其中 A 具有否决权。VCC 4B 4A 4Y 3B 3A 3Y也囘冋订 98Zb1 23 456 71A1B1Y2A2B2Y GND74LS00四2输入与非门VCCR31kArR2 1k改变ABC的值，运行并观察结果，将运行结果填入表中。真值表三、测试用异或门（7
5、4LS86 ）和与非门组成的半加器的逻辑功能1从PROTEUS库中选取元器件，用异或门组成如图所示电路。A、B接电平开关S, Y、Z接电平显示。根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B 相与，故半加器可用一个集成异或门和两个与非门组成。兀器件名称所属类所属子类标识值74LS00TTL74LSseriesGates&In vertersU1:A74LS0074LS00TTL74LSseriesGates&In vertersU1:B74LS0074LS86TTL74LSseriesGates&In vertersU1:A74LS862改变AB的值，运行并观察结果，将运
6、行结果填入表中。1从PROTEUS库中，选取元器件，用与非门组成如图所示全加器电路。兀器件名称所属类所属子类标识值74LS00TTL74LSseriesGates&In vertersU174LS0074LS00TTL74LSseriesGates&In vertersU274LS002.改变参数，运行并观察结果，将运行结果填入表中。真值表AiBiCi-1SiCi000001010011100101110111五、测试用异或、与非门组成的全加器的逻辑功能1从PROTEUS库中，选取元器件，用与非门组成如图所示全加器电路。兀器件名称所属类所属子类标识值74LS00TTL74LSseriesGat
7、es&In vertersU174LS0074LS00TTL74LSseriesGates&In vertersU274LS0074LS00TTL74LSseriesGates&In vertersU374LS0074HC322.改变参数，运行并观察结果，将运行结果填入表中真值表AiBiCi-1SiCi000001010011100101110111兀器件名称所属类所属子类标识值74LS283TTL74LSseriesGates&In vertersU174LS28374LS86TTL74LSseriesGates&In vertersU274LS86LED-REDOptoelectronic
8、sLED- REDLED-REDLOGICSTATEDebugging ToolsLOGICSTATE六、测试用1片74LS283构成一个4位二进制数加法器的逻辑功能1.从PROTEUS库中，选取元器件，用74LS283组成如图所示加法器电路。Vcc B31615141312111074LS28312345678S2E2A2SIAlBlCOGND当 C0=0 时b1b4向B1B4输出原码，此时进行加法运算即： S=A+B+C0=A+B 当 C0=1 时b1_b4向B1B4输出反码，此时进行减法运算即：S=A+B +C0=A+B+1=A+ 紆）补=（A-B ）补2.设置8 组参数（加法4组、减法4 组），运行并观察结果，将运行结果填入表中。 真值表
