《计算机组成与系统结构,第二次作业,存储器知识》由会员分享，可在线阅读，更多相关《计算机组成与系统结构,第二次作业,存储器知识（2页珍藏版）》请在金锄头文库上搜索。
1、17. 答：为了使CPU不至于因为等待存储器读写操作的完成而无事可做，可以采取一些特殊措施，以加速CPU和存储器之间的有效传输：1）主存储器采用更高速的技术来缩短存储器的读出时间，或加长存储器的字长2）采用并行操作的双端口存储器3）在CPU和存储器之间插入一个高速缓冲存储器（Cache），以缩短读出时间4）在每个存储器周期中存取几个字18. 答：主存储体由物理上互相分隔的若干个模块构成，并给每个模块配置自己的存储器地址寄存器（MAR）、存储器数据寄存器（MDR）和读写电路，使每个模块都成为一个能独立进行读写操作的存储器，那么就有可能在任一给定时刻对几个模块同时执行读或写操作，从而提高整个主存的
2、平均存取时间。这类由多个能独立操作的模块所组成的存储器，称为多模块存储器（多体存储器），其地址分配方案有两种：顺序方式和交叉方式，多模块交叉存储器借由交叉存储方式，可以实现对连续字成块传送的多模块流水式并行存取。26. 设有一个具有20位地址和32位字长的存储器，问：1） 该存储器能存储多少个字节的信息？答：存储器的地址码为20位，则可以产生220个不同的地址码，220B=1MB2） 如果存储器由512K8位SRAM芯片组成，需要多少片？答： 22032bit = 1024K32bit = 8(512K8bit) 共需要8片芯片。3） 需要多少位地址作芯片选择，为什么？答：32位字长用8位的芯
3、片来表示，4个芯片为一组，共需要2个芯片组，只需要1位地址作芯片选择。27 .CPU执行一段程序时，cache完成存取的次数为2000次，主存完成存取的次数为180次，已知cache存储周期为40ns，主存存储周期为250ns，求cache的命中率、cache-主存系统的效率和平均访问时间。答：cache的命中率：h = Nc(Nc + Nm) = 2000/(2000+180) = 91.7% Cache主存系统的平均访问时间：ta= htc + (1-h)tm=0.91740+(1-0.917)250=57.73Cache主存系统的效率: e = tc/ta = 40/57.73 = 69
4、.2%29. 主存容量为256MB，虚存容量为2GB，则虚拟地址和物理地址各位多少位，如页面大小为4KB，则页面长度是多少？答： 256MB=228 B，物理地址为28位 。 2GB=231 B， 虚拟地址为31 位。页表长度=虚存容量/页面大小=2GB/4KB=512K。31. 假设主存只有a,b,c三个页框，组成a进c出FIFO队列，进程访问页面的序列是0,2,5,4,5,2,5,2,3,5,2,4号。用列表法求采用FIFO+LRU替换策略时的命中率。答：页面访问序列025434命中率FIFO算法a025442235544/12=33.3%b0254442335c02255423命中命中命中命中FIFO算法+LRU算法a0254346/12=50%b02545252352c0224445235命中命中命中命中命中命中
