《四人表决器》由会员分享，可在线阅读，更多相关《四人表决器（15页珍藏版）》请在金锄头文库上搜索。
1、实验二 组合逻辑电路分析与测试一、实验目的1掌握组合逻辑电路的分析方法。 2验证半加器和全加器电路的逻辑功能。3了解两个二进制数求和运算的规律。4学会数字电子线路故障检测的一般方法。二、实验原理1分析逻辑电路的方法：根据逻辑电路图-写出逻辑表达式-化简逻辑表达 式（公式法、卡诺图法）-画出逻辑真值表-分析得出逻辑电路解决的实际问题（逻 辑功能）。2实验线路（1）用与非门组成的半加器，如图4-4-1 所示。图 4-4-2 异或门组成的半加器（3）用与非门、与或非门和异或门组成的全加器，如图4-4-3所示: 3集成块管脚排列图见附录三、实验仪器及器材1 数字实验箱2 集成块74LS003 .集成块
2、74LS544 .集成块74LS86图4-4-3 与非门、与或非门和异或门组成的全加器四、实验内容及步骤1 检查所用集成块的好坏。2. 测试用与非门组成的半加器的逻辑功能。（1）按图4-4-1接线，先写出其逻辑表达式，然后将输入端A、B接在实验箱逻 辑控制开关插孔，X、X、X、S、C分别接在电平显示插孔接好线后，进行测试。123nn（2）改变输入端A、B的逻辑状态，观察各点相应的逻辑状态，将结果填入表4-4-1中，测试完毕，切断电源，分析输出端逻辑状态是否正确。表4-4-1（1）按图4-4-2接线，将输入端A、B分别接在逻辑控制开关插孔，C、S分别n n 接在电平显示插孔，接好线后进行测试。（
3、2）改变输入端A、B的逻辑状态，观察S和C的显示状态，并将测试结果填n nnn入表4-4-2中，并分析结果正确与否。若输出有误，分析其原因并查找故障点。4. 测试用与非门、与或非门组成的全加器的逻辑功能。（1）按图4-4-3接线，输入端A、B、C分别接逻辑控制开关插孔，S、C分别-1 接电平显示插孔，接好线后进行测试。表 4-4-2输入端被加数A0011力口数B0101输出端半加和S进位C(2) 改变A、B、C的输入状态，观察输出S和C相应的逻辑状态，将观察结n n n-1 n n 果填入表4-4-3中。切断电源后，分析结果正确与否，若输出有误，分析其原因并查 找故障点。表 4-4-3输入端被
4、加数An01010101加数Bn00110011低位进位c1n-100001111输出全加和Sn进位cn五、实验注意事项1实验接线前首先验证用到的与或非、异或、与非门的逻辑功能，检查集成块 是否完好。2与或非、异或、与非门中，当某一组输入端不用时，应按规定处理。六、实验报告要求1分析逻辑电路图，说明逻辑电路的功能。 2对逻辑电路的功能进行实验测试，并记录测试结果。 3分析组合电路实验的体会。实验三 组合逻辑电路的设计与测试一、实验目的1掌握组合逻辑电路的设计与测试方法。 2进一步提高归纳逻辑问题的能力。二、实验原理1使用中、小规模集成电路来设计组合电路是最常见的逻辑电路设计方法。设 计组合电路
5、的一般步骤如图4-5-1 所示。图 4-5-1 组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡 诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。根 据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验 证设计的正确性。2组合逻辑电路设计举例 用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“ 1”时，输 出端才为“1”。设计步骤：根据题意列出真值表如表4-5-1 所示，再填入卡诺图表4-5-2 中。表 4-5-1d0000000011111111a0000111100001111b001100
6、1100110011c0101010101010101z0000000100010111由卡诺图得出逻辑表达式，并演化成“与非”的形式。BC000111100001111111101Z=ABC+BCD+ACD+ABD= ABC - BCD - ACD - ABCD根据逻辑表达式画出用“与非门”构成的逻辑电路如图4-5-2所示A C DAED图4-5-2 表决电路逻辑图用实验验证逻辑功能在实验装置适当位置选定三个14P插座，按照集成块定位标 记插好集成块CC4012。按图4-5-2接线，输入端A、B、C、D接至逻辑开关输出插口，输出端Z接逻辑 电平显示输入插口，按真值表(自拟)要求，逐次改变输入
7、变量，测量相应的输出值，三、实验仪器与器件1.+5V直流电源3逻辑电平显示器5. CC4011X2 (74LS00)CC4081(74LS08)四、实验内容及步骤验证逻辑功能，与表4-5-1进行比较，验证所设计的逻辑电路是否符合要求。2逻辑电平开关4.直流数字电压表CC4012X3(74LS20)CC4030(74LS86)74LS54X2(CC4085)CC4001 (74LS02)1.按图4-5-1接线验证四人表决器逻辑功能。2.设计一个三人表决器，设计要求A具有否决权，用与非门完成电路，要求按 本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。3. 三人表决器列出真值表如表4
8、-5-1表 4-5-1输入输出ABCY0000010100111001011101114.根据三人表决器真值表，画出三变量逻辑卡诺图00000A00 01 11 105. 三人表决器设计参考电路图4-5-3Y图4-5-3三人表决A具有否决权电路逻辑图*6.下列设计题目供同学们根据自己的学习兴趣选做(1)数据范围指示器的设计与实验：设A、B、C、D是4位二进制数码，可用来 表示16个十进制数。设计一个组合逻辑电路，使之能区分下列三种情况0WXW4； 5WXW9； 10WXW15：要求用与非门及八选一数据选择器两种方法实现。(2)数码转换电路的设计与实验：有一测试系统的测试结果是以二进制数码表 示
9、，数的范围为013,要求用两个七段数码管显示十进制数，试设计将二进制数码 转换成2位8421BCD码的电路。（3）奇偶校验电路的设计与实验： 用一个3线8线译码器和最少的门电路设计 一个奇偶校验电路，要求当输入的四个变量中有偶数个1 时输出为1，否则为0。（4）3 位二进制加减器的设计与实验 有进位输出的 3 位二进制全加器的设计与实验： 全加器的输入变量是被加数 B、加数A以及低位送来的进位C ,输出函数为和数Si及向高位发出来的进位C ，iiii+1下标i为二进制数的第i位。要求设计一个3位二进制全加器。 3位二进制全减器的设计与实验：全减器输入变量为被减数X、减数Y以及低ii位送来的借位
10、B,全减器的输出为差数D,以及向高位发出的借位B，下标i为二iii+1进制数的第 i 位。（4）要求设计一个3位二进制全减器。3 位二进制加减器的设计与实验： 在控制变量控制下，既能做加法运算又能做 减法运算的电路称为加/减器。其输入变量为加数A （被减数X ）、被加数B （减数Y ）、iiii低位来的进位C （借位B ），以及控制加/减运算的控制变量M。当M为高电平时做加ii法运算，当M为低电平时做减法运算。其输出端有两个：一是和（差）数S （D ），另一i i个是向高位发出的进位C丄：（借位B ）。设计一个3位二进制加/减器。1 +1（5）编码器、译码器的设计与实验 8421BCD编码器的
11、设计与实验：此电路具有10个数码输入端09,当某一 输入端为高电平而其余输入端全为低电平时，表示有某一个十进制数码输入，输出仍 为相应的4位二进制数码，这个数码称做BCD码。试设计一个BCD码编码器。 8421BCD译码器的设计与实验：此电路有输入端四个，输入8421BCD码；有 十个输出端，分别表示十进制数码09。当某一输出为高电平时，表示相应的8421BCD 码被译出，此电路与上述编码器连起来，可以互相校验设计的正确性。试设计一个 8421BCD码译码器。（6）显示电路的设计与实验：设计一个显示电路，用七段译码器显示A、B、C、 D、E、F、G和H 8个英语字母。要求先用3位二进制数对这些
12、字母进行编码，然后进 行译码显示。（7）血型关系检测电路的设计与实验：人类有四种血型：A、AB、B和0型。输血 时。输血者和受血者必须符合图4-5-4的规定，即0型血可以输给任何血型的人，但 是0型血的人只能接收0型血；AB型血的人只能输给AB型血的人；但AB型血的人能 接受所有血型的血；A型可以输给A型及AB型血的人，而A型血的人能接受A型血及 0型血；B型血输给B型及AB型血的人，而B型血的人能接受B型血及0型血。试用与非门设计一电路，判断输血和受血者是否符合规定。如符合，输出为1，否 则输为 0。AABBABABOO图 4-5-4 血型关系示意图 五、实验注意事项 1根据所给的标准器件完
13、成设计组合电路的任务，并画出逻辑电路图 2实验接线前应先验证用到的与非门的逻辑功能，检查其好坏。 3当与非门中某一端不用时应作处理。4实验课前同学们利用课余时间设计好逻辑电路图。 5带*的实验项目为选做内容。六、实验报告要求 1写出所选题目的实验步骤和测试方法。 2根据所选用的器件画出逻辑电路图，并安装调试电路。 3分析实验结果，排除实验过程中出现的故障。4组合电路设计体会。实验四 译码器及其应用一、实验目的1掌握中规模集成译码器的逻辑功能和使用方法。2熟悉数码管的使用方法。二、实验原理 译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻 译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中 有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻 址和组合控制信号等。不同的功能可选用不同种类的译码器。译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变 换译码器。1变量译码器(又称二进制译码器)，用以表示输入变量的状态，如2线4线、 3线一8线和4线一16线译码器。若有n个输入变量，则有厶个不同的组合状态，就 有2n个输出端供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。以3线一8线译码器74LS138为例进
