《集成电路设计实验》由会员分享，可在线阅读，更多相关《集成电路设计实验（12页珍藏版）》请在金锄头文库上搜索。
1、集成电路原理及应用实验报告班级组员名单学号实验一 芯片基本结构测试实验目的：1、了解芯片的基本结构2、掌握微分析设备显微镜的使用3、掌握集成电路反向设计中的图片提取 实验内容：观察芯片的表面结构。 实验要求：（1）装好的芯片，并用在显微镜下观察记录芯片形貌。（2）拼合拍摄下来的芯片表面图，还原原始芯片整体图。 实验原理：参照显微镜结构，利用 CCD 数字图像系统显示微观图形。实验仪器：VM3000显微镜、IBM服务器计算机、晶圆样品、镊子等常用工具实验步骤：（1）连接好显微镜系统。（2）打开电源启动计算机、显示仪和显微仪。（3）放置好晶圆样品。（4）显微镜粗调焦距。（5）显微镜细调焦距。（6）
2、控制显微镜载物台，进行扫描观察芯片表面结构，并用计算机保 存各块图像（7）打印所有图片并拼合。实验报告：（ 1 ）实验目的；（2）实验内容；（3）所用仪器设备；（4）实验步骤；（5）图片拼合总体图；（6）小结。每个小组交一份报告）实验二 CMOS 电路版图设计实验目的：1、学习CMOS电路的版图设计方法和设计流程。2、学习版图设计软件L-edit使用。3、理解CMOS电路中MOS器件的纵向结构和工艺流程。4、掌握P阱CMOS工艺下的设计规则。5、设计 CMOS 电路中异或门的逻辑结构和版图。实验内容： 1、设计 CMOS 电路中异或门的电路能够实现同或逻辑功能2、设计的版图满足P阱CMOS电路
3、的久版图设计规则。实验原理：1、异或门逻辑功能：Y=ABABY0000111011102、 P 阱 CMOS 工艺下 CMOS 电路版图结构（反相器为例）序号ft . 特tt尺寸12AA2： JMC化JS堪小间距（n+*5n*p*与尸闵2AA3： p萍化塞与n肆個化凰之關*/hHESA2pwBi: p*zh*K4XB2：p最小同IE （棒是聊电他）2AB3； pzbRI(*AHW6AB4淸内輛烁働詡（小距离.3AB5：馬外棉幕轼牝凰的录小应鳶5A32C2：tt*/hNJgUC3： * Att*bKR*/KHEAC4：#a*/h#JK2Acs：算化属在源/at区4Mh仲展緘4:P*:人4”J-D
4、2：zbpKE2AD3：a的量小好戍写竝的鼻小距舟儿5酣D4：与无关林代JB的量小廉壺1.6以5孔Ei：ttMK*zhW-2AX2AE2：接堆孔与揍垃孔的量小薛距E3；莎磋裁薄氧化蛊对播*孔的*zhKLAE出与基徒欄的量小厨距iS：n*B/M -B?：7.ttM1EB： d揍也|見圏乱32EZ；F.d携合接At4金KFl：金 M*A誥黠-F2：ABzhWJe*F3：盒对擡倦孔的豪小羞A3、P阱CMOS工艺的久设计规则实验仪器与器件：微型计算机版图设计软件 L-edit。实验步骤：1、学习P阱CMOS工艺的久设计规则2、在L-edit环境下设置图层结构、栅格尺寸和设计规则。3、设计异或门逻辑结构
5、和版图草图；4、设计编辑出异或门的版图文件。思考题：（1）CMOS电路结构有何特点；（2）MOS 管级联在版图中如何实现。实验报告：（ 1 ）实验目的；（ 2）实验原理；（ 3）实验环境要求；（4）电路图设计结果；（5）版图设计结果（ 6 ）小结实验三 CMOS 电路的参数测试实验目的1、掌握CMOS电路的逻辑功能和器件的使用规则2、学会CMOS电路主要参数的测试方法实验原理1、CMOS电路是将N沟道MOS晶体管和P沟道MOS晶体管同时用于一 个电路中，成为组合二种沟道MOS管性能的更优良的集成电路。CMOS集 成电路的主要优点是：(1) 功耗低，其静态工作电流在10 -9 A数量级，是目前所
6、以数字集成电路 中最低的，而 TTL 器件的功耗则大得多。(2) 高输入阻抗，通常大于1010 ，远高于TTL器件的输入阻抗。(3) 接近理想的传输特性，输出高电平可达电源电压的 99.9%以上，低电 平可达电源电压的 0.1%以下，因此输出逻辑电平的摆幅很大，噪声绒 容限很高。(4) 电源电压范围广，可在+2V+7V范围内正常运行。(5) 由于有很高的输入阻抗，要求驱动电流很小，约 0.1 微安，输出电流 在+5V电源下约为500微安，远小于TTL电路，如以此电流来驱动同 类门电路，其扇出系数将非常大。在一般低频率时，无需考虑扇出系 数，但在高频时，后级门的输入电容将成为主要负载，使其扇出能
7、力 下降，所以在较高频率工作时，CMOS电路的扇出系数一般取1020.2、CMOS 门电路逻辑功能尽管CMOS与TTL电路内部结构不同，但他们的逻辑功能完全一样。本实 验结果参考反相器 74HC04 的基本静态参数。3、CMOS 电路的使用规则由于 CMOS 电路有很高的输入阻抗，这给使用者带来一定的麻烦，即外来 的干扰信号很容易在一些悬空的输入端上感应出很高的电压，以至损坏器件。CMOS 电路的使用规则如下：（1） V 接电源正极， V 接电源负极（通常接地），不得反接。DD SS（2）所有输入端一律不准悬空闲置输入端的处理方法：a）按照逻辑要求，直接接v （与非门）或V （或非DD SS门
8、）。b）在工作频率不高的电路中，允许输入端并联使用。（3）输出端不允许直接与v或V连接，否则将导致器件损坏。DD SS（4）在装接电路，改变电路连接或插、拔电路时，均应切断电源，严禁带 电操作。（5）所有的测试仪器必须良好接地；实验设备与器件1、+5V 直流电源2、双踪示波器3、连续脉冲源4、直流数字电压表5、直流毫安表6、CMOS 反相器样品7、芯片测试台实验内容1. 测试一个 CMOS 反相器的 I 、 I、 I 、 I （单位： mA）DDL DDH iL iHDDLddh7,H2.测试一个CMOS反相器的传输特性（一个输入端作为信号输入）。（单位:V)Vi00.10.20.30.40.
9、50.60.70.80.9Vo( +)Vo(-)Vi1.01.11.21.31.41.51.61.71.81.9Vo( +)Vo(-)Vi2.02.12.22.32.42.52.62.72.82.9Vo( + )Vo(-)Vi3.03.13.23.33.43.53.63.73.83.9Vo( + )Vo(-)Vi4.04.14.24.34.44.54.64.74.84.9Vo( + )Vo(-)3. 测试一个 CMOS 反相器的功耗特性（一个输入端作为信号输入）。实验报告1、整理实验结果，用坐标纸画出传输特性曲线2、根据实验结果，并判断被测电路的功能好坏。实验 4 多功能寄存器设计实验目的：掌
10、握现代数字系统的设计流程和设计方法。 掌握数字逻辑功能模块的仿真技巧。 掌握硬件描述语言 Verilog HDL 进行编程。 掌握熟悉系统仿真软件 ModelSim 的应用。实验内容：用 VeilogHDL 语言设计四位移位寄存器，要求具有复位、置数、左 移、右移以及加法计数及减法计数功能。实验原理：寄存器时能够存储一组二进制数的功能电路，在不同的控制信号作用 下，能够具有保持、置数及其它行为功能。多能移位寄存器除了具有传统意义上的移位寄存其功能以外还可以扩展有 计数器功能。即在复位信号作用下，进行复位，停止复位后，在置数信号作用下， 能对寄存器进行置数，停止置数后在时钟信号作用下，实现逐位移
11、位功能，在功 能转换后实现计数器功能。对应的功能表及其示意图如下。CLK寄存器模块resetF_ctlM_ptlD=CoDir DilQ注： 1*=Q3Q2Q1Q02*= Q Q Q Q321功能仿真是编辑设置输入的变化信号，调用电路模块通过仿真工具得到对应 的输出信号波形。输入信号波形既可以用图形法编辑，也可以用硬件描述语言描 述，其核心是具有输入的信号的所有可能情况及其行为变化过程。本实验是用 ModelSim 进行仿真，因此要采用硬件描述语言编写 testbench。 有关 ModelSim 使用见使用说明。实验报告：（1）程序编写；（2）程序编译；（3）testbenh 程序设计编写（
12、4）ModelSim 下仿真（5）结果分析及其结论实验五 系统仿真设计实验目的：学习数字系统中Test Bench设计和仿真软件ModelSim的使用。 实验内容：设计多功能寄存器/串并行乘法器等模块的的仿真 Test Bench。实验要求：要求设计的Test Bench能够验证多功能寄存器/串并行乘法器等模块 的所有功能。实验原理：使用 Verilog HDL 编辑多功能寄存器/串并行乘法器等模块的输入信 号变化波形，调用多功能寄存器/串并行乘法器等模块进行功能模拟，对应的原 理示意图和功能表如下。campilatianreddciiq Ii_n_n_厂I_n_ii_ii_ii严iifisimulatorsimulationfile output: stimulus, resultspatternsfile input: stimulus, expect patternsdesignfilesvendor librariesincludefiles实验报告：（1）程序编写；（2）程序编译；（3） ModelSim操作步骤；（ 4）功能仿真和时序仿真；（ 5 ）结果分析。
