《低频数字式相位测量仪(课程设计).doc》由会员分享，可在线阅读，更多相关《低频数字式相位测量仪(课程设计).doc（14页珍藏版）》请在金锄头文库上搜索。
1、河质院2008级商检技术课程设计河南质量工程职业学院商检技术课程设计 题 目：_低频数字式相位测量仪_系 别： 机 电 工 程 系 专 业： 商 检 技 术 班 级： 08 商 检 二 班 学生姓名： 轻舞飞扬 指导老师： 痞子蔡 完成日期： 2010.03.15 河南质量工程职业学院商检技术课程设计任务书班级08商检二班学生姓名周 梦指导教师陈少鸿课程设计题目低频数字式相位测量仪主要设计内容频率是信号的重要参数之一，如何获得这一准确数据已经在信息领域显得越来越重要了。相位测量在信号提取、检测、处理等方面有着重要的应用。本设计采用单片机和可编程逻辑器件（CPLD）为核心，利用单片机进行数据处理
2、并显示结果,软件采用汇编语言实现,构成低频信号频率相位测量仪。主要技术指标和设计要求1设计指标 在保持相位测量仪测量误差和频率范围不变的条件下，扩展相位测量仪输入正弦电压峰-峰值至0.3V5V范围。 用数字移相信号发生器校验相位测量仪，自选几个频点、相位差值和不同幅度进行校验。2设计要求设计并制作一个数字式移相信号发生器，用以产生相位测量仪所需的输入正弦信号，要求： a频率范围：20Hz20kHz，频率步进为20Hz，输出频率可预置。 bA、B输出的正弦信号峰-峰值可分别在0.3V5V范围内变化。 c相位差范围为0359，相位差步进为1，相位差值可预置。 d数字显示预置的频率、相位差值。 3.
3、编写设计报告 写出数字式相位测量仪工作的原理及其他，附上有关资料和图形， 4.写出心得体会。主要参考资料及文献【1】 刘国林等编著。电子测量。北京：机械工业出版社，2003-9-13【2】 谢自美编著。电子线路设计、试验、测试。武汉：华中理工大学出版社出版，2000【3】 全国大学生电子设计竞赛组委会编。第四届全国电子设计竞赛获奖作品选编。北京：北京理工大学出版社出版 2001目录1 设计要求.32 设计原理.33 设计过程.33.1方案确定及原理框图.43.2各部分电路的设计.63.2.1 整形电路设计.73.2.2 移相电路设计.73. 3 总电路的设计及工作原理.94 调试与测试.9结束
4、语（总结体会）.12参考文献.13低频数字式相位测量仪的设计1. 设计要求（1）设计并制作一个相位测量仪 a频率范围：20Hz20kHz。 b相位测量仪的输入阻抗100k 。 c允许两路输入正弦信号峰-峰值可分别在1V5V范围内变化。 d相位测量绝对误差2。 e具有频率测量及数字显示功能。 f 相位差数字显示：相位读数为0o359.9o，分辨力为0.1。 （2）参考图2制作一个移相网络 a输入信号频率：100Hz、1kHz、10kHz。 b连续相移范围：4545。 cA、B输出的正弦信号峰-峰值可分别在0.3V5V范围内变化。2设计原理本系统的相位测量采用由高速时钟脉冲测量两路波形过零点之间距
5、离的方法。采用这种技术制成的电子仪器电路结构简单、性能可靠、测量精确且易于调试。采用Altera CycloneII系列FPGA器件EP2C5，设计了高精度相位测量仪。测量相位差所需的信号源在FPGA内部运用DDS原理生成，然后通过高速时钟脉冲计算两路正弦波过零点之间的距离，最后通过一定的运算电路得到最终相位值，测相精度为1。3设计过程低频数字式相位测量仪由数字式移相信号发生器、模拟移相网络、数字相位测量部分以及人机接口等模块组成。数字式移相信号发生器采用双路时统DDS技术，基于FPGA实现。相位测量部分采用基于相位时间变换的等精度测量技术，由单片机控制CPLD实现。并增加了扫频、扫相、扫幅及
6、相位打印功能，扩展了模拟移相器移相范围及相位显示形式。3.1方案确定及原理框图根据题目要求本系统可分解为数字式移相信号发生器、模拟移相网络及相位测量部分等三个模块。模拟移相网络已由题目给出，以下对另两部分实现方案进行论证。（一）数字式移相信号发生器方案方案： 采用DDS技术产生移相信号。1、DDS频率合成DDS频率合成的基本原理是使用稳定的参考时钟源作为抽样时钟，通过地址累加来寻址波形查找表得到波形的幅度抽样值，然后将抽样值经D/A转换和低通滤波输出平滑的波形。图1.1给出了DDS的工作原理框图。 图3-1-1 DDS基本原理框图图1.1中相位累加器（N为位数）以频率控制字K为间隔对地址进行累
7、加，将累加结果的最大有效位数H作为ROM查找表的地址（ROM中存储波形数据），通过D/A转换将所查地址单元的波形数据转化为模拟量，再由低通滤波器滤出其基波成分。其输出频率为= （1-1）式中：为相位累加器时钟频率。通过改变K即可改变输出波形的频率。2、数字移相的实现设计两路时统相位加法器：一路以频率控制字K累加，另一路以前一路的累加值叠加一相差控制字P。两路加法器的模值均取M。通过相加后的两路地址对预先写入波形数据的两块ROM进行寻址读数，即能得到同频，带移相信息的两路波形信号。3、移相信号幅度控制的实现由DDS前级输出的两路波形分别通过两级D/A实现波形产生和幅度控制。由单片机控制第一级D/
8、A的输出，作为第二级乘法型D/A的参考，从而实现移相信号幅度的数控。综上所述，双路时统DDS数字移相方法对输出信号的频率、相位和幅度都数控调节，因此，本设计选用DDS方案设计数字式移相信号发生器。（二）相位测量方案方案：采用相差时间测量法。设计原理框图如图3-1-2所示。 图3-1-2数字鉴相、相位时间法原理框图两路信号A、B的相位差通过测量鉴相输出脉冲的时间宽度得到。再通过鉴相器的两输入信号的上升沿控制计数器的数据锁存、清零测出相差脉冲宽度。数字鉴相波形图如图3-1-3所示。 图3-1-3 数字鉴相波形图输入信号A的上升沿先锁存上次周期计数值，然后使计数器清零并重新启动计数；输入信号B的上升
9、沿锁存脉宽计数值。则相位差的计算公式为： (1-2)从3-1-3式可以看出，相差的精度只与有关，而与被测信号的频率和计数时标频率的精度无关，从而消除了这两者对测量精度的影响。只要选取适当的计数时标使有效位数不低于4位，则相差的精度能达到0.1度。此方案的相位测量精度高且便于控制。因此选用方案二。3.2硬件系统电路的设计图3-2-4 相位测量仪硬件结构图该基于FPGA的相位测量仪，硬件组成包括FPGA、高速DAC以及电压比较器等部分。其系统硬件结构如图1所示。该测量仪由按键来预置正弦波的频率及相位。通过FPGA内部的控制模块来计算并产生正弦波所需的频率控制字和相位控制字，然后将控制字输入DDS模
10、块以产生波形数据输出，经10位高速DAC THS5651输出两路正弦波。在测相位差时，将图1中移相正弦波输出分为两路，其中一路直接经电压比较器LM311整形后输入测相模块；另外一路先通过被测电路，然后再经电压比较器整形后输入测相模块，从而得到正弦波经被测电路后产生的相移。3.2.1 整形电路设计图3-2-1-5 电平转换与整形仿真电路相位仪输入整形电路得 原理市两路正弦输入信号经过lm324比较器整形， 产生两路方波信号!经4013d触发器进行二分频(用于判断相位差为180o时能正常产生鉴相脉冲)， 送到4076异或门进行鉴相， 鉴相脉冲送单片机实现相位差测量!3.2.2 移相电路设计移相电路
11、通过一个超前移相和一个滞后移相网络构成， 通过两个电压跟随器后产生移相信号!通过改变移相电路电压跟随器输出得 电位器， 可实现相位差连续相移范围-45o 45o!因此， 当输入信号频率变化时， 通过改变电位器rw可实现-45o 45o连续移相!图3-2-2-6 基于DDS的数字移相信号发生模块框图DDS的基本原理是利用采样定理，通过查表法产生波形，本系统的移相信号发生模块如图3-2-2-6所示。图3-2-2-6中，加法器与寄存器级联构成相位累加器。通过时钟脉冲触发相位累加器，从而将频率控制字不断累加。相位累加器产生一次溢出，就完成一次周期性的动作，这个周期就是DDS合成信号的一个频率周期。用相
12、位累加器输出的数据作为波形存储器的相位取样地址，把存储在波形存储器内的波形抽样值经查找表查出，从而完成相位到幅值的转换。然后将波形存储器的输出送到DAC，通过DAC将数字量形式的波形幅值转换成合成频率的模拟波形。图3-2-2-6中FWORD是10位频率控制字；PWORD是10位相移控制字，用来控制正弦信号输出的相移量；SINROM用来存放正弦波数据，有10位数据线和10位地址线。其中数据文件是MIF文件(数据深度1024,数据类型为10进制数)，可由Matlab生成,存放数据的单元采用定制ROM的方法生成;POUT和FOUT都为10位输出,分别和两个高速DAC THS5651相连。3.3 总电
13、路的设计及工作原理图3-3-7 电源设计原理图电源是整机能源的提供者，为了保证电源部分不对性能指标造成影响，采用性能优良的集成稳压电路、大小功率电路分开供电。该仪器具有移相、频率和相位测量2大功能。移相电路由移相网络和信号放大电路组成，对固定频率信号（100Hz，1kHz，10kHz）可满足-45+45的相移要求；频率、相位测量电路由阻抗变换电路、整形电路、分频电路、计数器电路、锁存器、数据处理和显示电路等组成，可对10Hz20kHz信号进行频率和相位测量。单片机系统是整个硬件系统的核心，他既是协调整机工作的控制器，又是数据处理器，并完成对最终显示的控制。4.调试与测试1 调试方法和过程 采用先分别调试各个单元模块，调通后再进行整机调试的方法，提高调试效率。各个单元均调通后，进行整机调试。调试成功后再将程序写入单片机中进行调试。调
