《数字电子技术期末考试试卷.doc》由会员分享，可在线阅读，更多相关《数字电子技术期末考试试卷.doc（21页珍藏版）》请在金锄头文库上搜索。
1、密 封 线 重 庆 大 学 试 卷 第 18 页 共 21 页09级2011年数字电子技术考试试卷开课学院：通信工程学院一、填空题：（每空1分，共14分）1、数制转换：，。2、若A/D转换器（包括取样保持电路）输入模拟电压信号的最高变化频率为10kHZ，则取样频率的下限为（ ）。3、正数的补码和它的（ ）相同，负数的补码可通过将（ ）得到。4、试列出3种输出端可以并联使用的门电路：（ ）、（ ）、（ ）。5、（ ）和（ ）是构成各种复杂数字系统的基本逻辑单元。6、（ ）和（ ）是衡量A/D转换器和D/A转换器性能优劣的主要标志。二、化简题：（每小题6分，共12分）（1）、用逻辑函数公式某法证明
2、:BCD+BCD+ACD+ABCD+ABCD+BCD+BCD=BC+BC+CD。（2）、试用卡诺图法化简下式，要求画出卡诺图，并勾圈化简：。三、由与非门构成的某表决电路如图1所示，其中ABCD表示4个人，L=1时表示决议通过。（共10分）（1）试分析电路，说明决议通过的情况有几种。（2）分析ABCD四个人中，谁的权利最大。图1四、某逻辑函数的真值表如表1.2所示，试将74HC153扩展为8选1数据选择器，再实现该逻辑函数。74HC153的功能与逻辑符号分别见表1.1和图2。（共15分）五、已知74LS138的逻辑符号见图3，逻辑功能见表2.试画出用两片74LS138组成4线-16线译码器的接线
3、图，并说明设计原理。（共10分）图3表2、74LS138功能表使能端选择输入端输出端S1 A2 A1 A0 10 1 1 1 1 1 1 1 11 1 1 1 1 1 1 11 01 01 01 01 01 01 01 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0六、分析图4给出的电路，说明这是多少进制的计数器。要求有分
4、析过程。提示：74160是十进制加减计数器，并步清零，同步置数。（共10分）图4七、图5是一个NE555定时器的应用电路。（1）、指出电路名称； （2）、计算相关参数。（共7分）图5八、RAM2114（1k4）组成图6所示电路。图中74LS138的功能表见题五表2。（共10分）（1）、确定图示电路内存单元的容量是多少？若要实现2k8的内存，需要多少片2114芯片？（2）、写出2114-1至2114-3的地址范围（用十六进制表示）。图6九、试用JK-FE设计一个同步余3循环码十进制减法计数器，其状态转换图如图7所示。（共12分）图7数字电子技术考试试卷（第二套）课程号考试时间120分钟适用专业年
5、级（方向）：电子技术、通信工程2005级考试方式及要求：闭卷笔试题号一二三四五六七总分得分阅卷人一、填空题（共30分）1、（2分）已知带符号二进制数A=（+1011000）B，则该数用原码表示为A原= 01011000 ，反码表示为A反= 01011000 。2、（2分）(76)D=（ 1001100）B = （ 4C ）H 。3、（2分）三态门可能输出的三种状态是低电平、高电平和高阻态_。4、（2分）在如图所示OD门构成的电路中，输出函数Z=。5、（4分）下图所示逻辑电路的输出逻辑函数表达式F=。FCBA&1&16、（3分）8选1数据选择器74HC151各输入端信号如下图所示，其输出F= 1
6、 。7、（3分）8位倒T型电阻网络D/A转换器，当电路输入的数字量为80H时，输出电压=4V，则当输入的数字量为 110000 时，输出电压=1.5V。8、（3分）A/D转换器一般要经过取样、保持、量化 和 编码 这4个转换过程，取样时要满足取样定理，即。9、（4分）实现两个二位二进制相加的加法器，所需ROM的容量至少为 48 ，该ROM有 4 条地址线， 3 条数据线。10、（3分）一个存储容量为4K4的存储器有 214 个存储单元，若用该存储器构成32K8的存储系统，则需 16 片4K4的存储器。11、（2分）用n个触发器组成的计数器，其最大计数模是 。二、用卡诺图法将下列逻辑函数化简为最
7、简与或式（10分） 解： CDAB00011110000111111111110最简与或式 三、（6分）时序电路及输入波形如图所示，写出其激励方程和状态方程，并画出输出Q端的波形。设触发器初态为“0”。 解：激励方程 状态方程 Q端的波形如上图所示。四、（16分）设计一个三输入的组合逻辑电路，当输入的二进制码小于5时，输出为0，大于等于5时，输出为1。要求：（1）列出真值表；（2）写出逻辑函数的最简与或式；（3）用非门和与非门实现该电路； （4）用74HC138实现该电路。 解：（1）真值表:设输入A、B、C，输出FABCF0 0 000 0 100 1 000 1 101 0 001 0 1
8、11 1 011 1 11（2）逻辑函数的最简与或式；（3）用非门和与非门实现用非门和与非门实现该电路的逻辑图如下图（a）所示（4）用74HC138实现A、B、C从A2、A1、A0输入，令用74HC138实现该电路的逻辑图见下图（b） 图（a） 图（b）五、（20分）分析下图所示的时序逻辑电路，写出其激励方程、状态方程和输出方程，画出其状态转换表、状态转换图，并说明电路实现的逻辑功能。解：激励方程 J0=K0=1 J1=K1=AQ0输出方程 状态方程 状态转换表 状态转换图功能：该电路是一个同步可逆2位二进制（模4）计数器。 A=0时，加计数，Z上升沿触发进位，A=1时，减计数器，Z下降沿触发
9、借位。六、（10分）4位同步二进制加法计数器74LVC161构成如图所示电路。试分析该电路，画出它的状态图，说明它是多少进制计数器。解：电路在时产生零信号，使异步清零端为零。故该电路为用74HTC161构成的同步十三进制计数器,其状态图如下图所示。七、（8分）请绘制由555定时器构成的施密特触发器的电路图。若输入Ui的波形如下图所示，又知VCC=15V，5脚不外加控制电压。求正向閾值电压VT+ ，负向閾值电压VT- ，并画出该电路输出Uo的波形。555定时器的符号 解： 555定时器构成的施密特触发器的电路及输出Uo的波形如下图。附表附表1：集成数据选择器74HC151的功能表输入输出使能选择
10、S2 S1 S0Y H L HLL L LD0 LL L HD1 LL H LD2 LL H HD3 LH L LD4 LH L HD5 LH H LD6 LH H HD7 附表2 集成译码器74138的功能表附表3 集成同步四位二进制加计数器74HTC161的功能表输 入输 出清零预置使能时钟预置数据输入Q3Q2Q1Q0进位CEPCETCPD3D2D1D0TCLLLLLLHLD3*D2*D1*D0*D3D2D1D0#HHL保 持#HHHL保 持LHHHH计 数#注：DN*表示 CP 脉冲上升沿之前瞬间DN的电平，#表示只有当CET为高电平且计数器状态为HHHH时输出为高电平，其余均为低电平。附表4 555定时器的功能表输 入输 出阈值输入（6脚）触发输入（2脚）复位（4脚）输出（3脚）放电管T00导通11截止10导通1不变不变重庆大学数字电子技术课程试卷（2010）开课学院：通信工程学院期末考试试题 课程名称 数字电子技术 适用专业：电子信息工程、通信工程考试时间 （ 120 ）分钟一、 填空题（22分每空2分）1、 , 。2、JK触发器的特性方程为： 。3、单稳态触发
