《基于VHDL的PWM信号发生器的设计毕业论文(1).doc》由会员分享，可在线阅读，更多相关《基于VHDL的PWM信号发生器的设计毕业论文(1).doc（19页珍藏版）》请在金锄头文库上搜索。
1、 Yi bin UniversityEDA技术及应用课程设计报告 题 目 基于VHDL的PWM信号发生器系 别 物理与电子工程学院 专 业 电子信息科学与技术 2摘要本次课程设计是基于VHDL的PWM信号发生器,PWM信号发生器应用所学的数字电路和模拟电路的知识进行设计。在设计过程中，所有电路仿真均基于Quartus II 9.1仿真软件。本课程设计介绍了PWM信号发生器的设计方案及其基本原理，并着重介绍了PWM信号发生器各单元电路的设计思路，原理及仿真，整体电路的的工作原理，控制器件的工作情况。设计共有三大组成部分：一是原理电路的设计，本部分详细讲解了电路的理论实现，是关键部分；二是性能测试
2、，这部分用于测试设计是否符合任务要求。三是是对本次课程设计的总结。关键词： PWM信号发生器 仿真 设计 目录第1章 绪论 1.1 EDA 和Quartus的简介及起源1 1.2 EDA的优势及发展趋势1第2章 系统设计思路3第3章 可自加载加法计数器的设计4第4章 信号发生器设计过程6第5章 软件仿真 5.1 Quartus 软件简介8 5.2 用Quartus 的仿真步骤和图像9 5.3 逻辑综合结果12第6章 设计总结13第7章 参考文献15附 录 设计程序 16 第1章 绪论1.1 EDA和Quartus的简介及起源EDA是英文“electronic design automation
3、”(电子自动化设计)的缩写，EDA技术是20世纪90年代迅速发展起来的，是现代电子设计的最新技术潮流，是综合现代电子技术和计算机技术的最新研究成果，是电子线路设计与分析的一门技术。EDA包括电子线路的设计、计算机模拟仿真和电路分析及印制电路板的自动化设计三个方面的内容。随着可编程逻辑器件迅速发展，出现了功能强大的全新的EDA工具。具有较强描述能力的硬件描述语言(VHDL、Verilog、HDL)及高性能综合工具的使用，使过去单功能电子产品开发转向系统级电子产品开发。Quartus是Altera提供的FPGA/CPLD开发集成环境，Altera是世界上最大的可编程逻辑器件供应商之一。Quartu
4、s是在21世纪初推出，是Altera前一代FPGA/CPLD集成开发环境MAX+plus 的更新换代产品，其界面友好，使用环境便捷。它提供了一种与结构无关的设计环境，使设计者能方便地进行设计输入、快速处理和器件编程。Quartus设计工具完全支持VHDL、Verilog的设计流程，其内部嵌有VHDL、Verlog逻辑综合器。Quartus包括模块化的编译器。编译器包括 的功能模块有分析/综合器（Analysis & Synthesis）、适配器（Fitter）、装配器（Assembler）、时序分析器（Timing Analyzer）、设计辅助模块（Design Assistant）、EDA网
5、表文件生成器（EDA Netlist Writer）、编辑数据接口（Compiler Database Interface）等。可以通过选择Start Compilation来运行所有的编译器模块，也可以通过选择Start来单独运行各个模块。还可以通过选择Compiler Tool,在Compiler Tool窗口中运行该模块来启动编译器模块。在Compile Tool窗口中，可以打开该模块的设置文件或报告文件，或打开其它相关窗口。1.2 EDA的优势及其发展趋势EDA技术的优势体现在：l 用HDL对数字系统进行抽象的行为与功能描述到具体的内部线路结构，从而可以在电子设计的各个阶段、各个层次进
6、行计算机模拟验证，保证设计过程的正确性，可以大大降低设计成本，缩短设计周期。l EDA工具之所以能够完成各种自动设计过程，关键是有种类库的支持，如逻辑仿真时的模拟库、逻辑综合时的综合库、版图综合时的版图库、测试综合时的测试库等。l 某些HDL本身也是文档型的语言（如VHDL），极大地简化了设计文档的管理。l EDA中最为瞩目的功能，最具现代化电子设计技术特征的功能，是日益强大的逻辑设计仿真测试技术。极大地提高了大规模系统电子设计的自动化程度。EDA的发展趋势，表现在以下几个方面：l 超大规模集成电路的集成度和工艺水平不断提高，深亚微米（Deep-Submicron）工艺，如0.13um、90n
7、m已经走向成熟，在一个芯片上完成的系统级的集成已经成为可能。l 由于工艺不断减小，在半导体材料上的许多寄生效应已经不能简单地补码忽略，这就对EDA工具提出了更高的要求。同时，也使得IC生产线的投资更为巨大。l 高性能的EDA工具得到长足的发展，其自动化和智能化程度不断提高，为嵌入式系统设计提供了功能强大的开发环境。l 市场对电子产品提出了更高的要求，从而也对系统的集成度不断提出更高的要求。同时，设计的效率也成了一个产品能否成功的因素，促使EDA工具应用更为广泛。第2章 系统设计思路PWM即脉冲宽度调制，就是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术。PWM从处理器到被控制系
8、统信号都是数字式的，无需进行数/模转换。让信号保持为数字形式可将噪声影响降到最小，因此广泛应用在测量、通信和功率控制与变换的许多领域中。下图是一种PWM信号发生器的逻辑图，此信号发生器是由两个完全相同的可自加载加法计数器LCNT8组成的，它的输出信号的高、低电平脉宽可分别由两组8位预置数进行控制。 图一 脉宽数控调制信号发生器逻辑图如果将初始值可预置的加法计数器的溢出信号作为本计数器的初始预置值加载信号LD，则可构成计数器初始值自加载方式的加法计数器，从而构成数控分频器。图中D触发器的一个重要功能就是均匀输出信号的占空比， 提高驱动能力，这对驱动，诸如扬声器或电动机十分重要。第3章 可自加载加
9、法计数器的设计取计数器的端口为：脉冲输入端CLK、加载使能输入端LD（高电平有效）、预置输入端D、计数进位输出端DOVE。当脉冲CLK上升沿到来之时，若加载使能端LD有效，则通过预置端D可对计数器进行预置数。之后，计数器就以此预置数为始，一直加1计数。至计数到255时，输出端DOVE输出1。框图如图二。其VHDL程序如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY LCNT8 ISPORT (CLK, LD: IN STD_LOGIC; D: IN INTEGER RANGE 0 TO 255; DOVE: OUT STD_LOGIC);EN
10、D LCNT8;ARCHITECTURE ART OF LCNT8 ISSIGNAL COUNT: INTEGER RANGE 0 TO 255; BEGIN PROCESS (CLK) IS BEGIN IF CLKEVENT AND CLK=1 THEN IF LD=1 THEN COUNT=D; ELSE COUNT= COUNT+1; END IF; END IF; END PROCESS; PROCESS (COUNT) IS BEGIN IF COUNT=255 THEN DOVE=1; ELSE DOVECLK, LD=LD1, D=A, DOVE=DOVE1); U2: LCN
11、T8 PORT MAP (CLK=CLK, LD=LD2, D=B, DOVE=DOVE2); PROCESS (DOVE1, DOVE2) IS BEGIN IF DOVE1=1 THEN SPWM=0; ELSIF DOVE2EVENT AND DOVE2=1 THEN SPWM=1; END IF;END PROCESS; LD1=NOT SPWM; LD2=SPWM; YPWM=SPWM;END ARCHITECTURE ART;第5章 软件仿真5.1 Quartus 软件简介Quartus 软件是美国Altera公司为SOPC（System on a Programmable Chip，系统级可编程芯片）提供最全面的设计平台。比起其他的编译软件，它具有以下的优点：1】 开放的界面
