《带隙基准学习笔记》由会员分享，可在线阅读，更多相关《带隙基准学习笔记（45页珍藏版）》请在金锄头文库上搜索。
1、.带隙基准设计A. 指标设定该带隙基准将用于给LDO提供基准电压，LDO的电源电压变化范围为1.4V到3.3V，所以带隙基准的电源电压变化范围与LDO的相同。LDO的PSR要受到带隙基准PSR的影响，故设计的带隙基准要有高的PSR。由于LDO是用于给数字电路提供电源，所以对噪声要求不是很高。下表 该带隙基准的指标。电源电压1.4V3.3V输出电压0.4V温度系数35ppm/PSRDC，1MHz-80dB，-20dB积分噪声电压（1Hz100kHz）1mV功耗25uA线性调整率0.01%B.拓扑结构的选择上图是传统结构的带隙基准，假设尺寸相同，那么输出电压为是负温度系数，对温度求导数，得到公式（
2、Razavi，Page313）：其中，。如果输出电压为零温度系数，那么：得到：带入：得到：在27温度下，输出电压等于1.185V，小于电源电压1.4V，可这个电路并不能工作在1.4V电源电压下，因为对于带隙基准里的运放来说，共模输入范围会受到电源电压限制，电源电压的最小值为：其中，是三极管的导通电压，是运放差分输入管对的栅源电压，是运放差分输入管对尾电流源的过驱动电压。对于微安级别的电流，可以认为：这里将差分输入对的体和源级短接以减小失配，同时阈值电压不会受到体效应的影响。假设差分对尾电流源的过驱动电压为100mV，那么，电源电压的最小值为：下表列出了smic.13工艺P33晶体管阈值电压和三
3、极管的导通电压随Corner角和温度变化的情况：-402780slow-826mV-755mV-699mVtypical-730mV-660mV-604mVfast-637mV-567mV-510mVBJT的-402780slow830mV720mV630mVtypical840mV730mV640mVfast860mV750mV660mV可以计算出在不同温度的Corner角下电源电压的最小值：-402780slow1.756V1.575V1.429Vtypical1.67V1.49V1.344Vfast1.597V1.417V1.27V可以看出，对于大部分情况，1.4V电源电压无法保证带隙基
4、准中运放的正常工作，所以必须改进电路结构，使其可以工作在1.4V电源电压下。上图是一种实用的低压带隙基准的结构，假设尺寸相同，同样假设：那么，输出电压为：如果输出电压为零温度系数，那么：得到：带入：得到：可以通过设置与的比值，将输出电压设定在任意值。误差放大器输入端在和处，通过将设置为1，将这两点电压设定为BJT导通电压的二分之一，计算出在不同温度和Corner角下电源电压的最小值：-402780slow1.341V1.215V1.114Vtypical1.25V1.125V1.024Vfast1.167V1.042V0.94V可以看到，最坏情况出现在Slow Corner角低温下，电源电压最
5、小值仍然小于1.4V，意味着这种结构可以满足本次低压设计的要求。越大，电源电压的最小值越低，不过带隙基准环路增益也变低了。将设置为1，输出电压可以为1.2V，但是这时候带隙基准的低频PSR会变差，为了提高低频PSR，运放的增益要很高，但是在这种电路中，PSR不仅与运放增益有关，还与输出级PMOS晶体管的输出电阻有关，如下图所示：当PMOS晶体管输出电阻足够小的时候，的栅源电压微小变化引起的电流变化与流过小信号输出阻抗的电流相比可以忽略不计，那么此时可以近似认为的栅源电压交流短路，那么，有：其中为PMOS晶体管的小信号输出阻抗，这个输出阻抗与漏源电压有关系，将PMOS晶体管偏置电流设为5uA，宽
6、长比分三组，各为10um/1um，20um/2um，40um/4um，电源电压设为1.4V，漏端加一可变电压V1，V1从0V扫描到1.4V，如下图所示：测量PMOS晶体管、的小信号输出阻抗随V1的变化关系，得到如下数据：可以看到，晶体管的输出阻抗随漏源电压的增加而增加，随沟道长度的增加也变大，当V1升高到1.2V时，三种沟道长度的晶体管的输出阻抗减小到大约660k的数值，一般来说，的数量级在100k左右，如果在电源电压为1.4V时，带隙基准输出1.2V，那么，此时的PSR是：为了提高低频PSR，就必须在尽可能提高运放增益的情况下，增加PMOS晶体管的小信号输出阻抗，这一措施首先是通过减小带隙基
7、准输出电压来实现，带隙基准输出电压要接在LDO的误差放大器输入端，如果误差放大器使用NMOS管作为输入差分对，那么其共模输入电压至少为NMOS管的栅源电压加上尾电流源的过驱动电压：用下图可以仿真出误差放大器最低共模输入电压的数值：用5uA的电流偏置二极管连接的宽长比为20um/1um的NMOS管，将其源级用100mV的电压偏置，模拟尾电流源的过驱动电压，将体接到地上，测量晶体管栅极电压，这个电压大致等于误差放大器的最低共模输入电压，结果如下表：-402780slow945mV876mV830mVtypical822mV753mV704mVfast700mV630mV580mV最坏情况发生在Sl
8、ow Corner角低温情况，此时误差放大器共模输入电压为0.945V，这就意味着如果用NMOS管作为误差放大器输入管，那么带隙基准输出电压不能低于0.945V。但是这时候输出级PMOS晶体管的小信号输出阻抗已经变的很小，比如当L=2um时，由上面的图可以看到，输出阻抗为大约为7M欧姆，此时PSR不是很高。所以误差放大器的输入管采用PMOS比较合适，为了提高匹配，降低噪声，PMOS管的体和源级可以短接，进一步提高了最高共模输入电压。共模输入电压最多为电源电压减去PMOS管的栅源电压再减去尾电流源的过驱动电压：假设过驱动电压为100mV，用同样的手段（宽长比20um/1um，偏置电流5uA）可以
9、得到最高共模输入电压值：-402780slow383mV445mV492mVtypical484mV548mV595mVfast585mV650mV699mV可以看到，最坏情况发生在Slow Corner角低温下，带隙基准输出电压必须低于383mV才能使所有Corner角都能满足误差放大器共模输入范围的要求。但是带隙基准输出电压越低，LDO的噪声性能越差，故将带隙基准输出电压设置在400mV，实际上，可以增加PMOS晶体管的宽长比，使在Slow Corner角低温下，最高共模输入电压大于400mV即可。把带隙基准输出电压降低到0.4V左右，使PMOS晶体管漏源电压有较大的提高，提高了输出阻抗，
10、如当L=2um时，由上面的图可以看到，输出阻抗为大约为23M欧姆，从而提高了PSR：这个数值还是不够高，必须寻找其它结构来提高PSR。实际上，低频时，PMOS晶体管栅极电压并不是与电源电压同步变化的，如果运放低频增益很高，那么，在低频时，可以认为晶体管、的漏端电压不随电源电压变化，等效为接地，如下图所示：假设、尺寸一样，当电源电压变化时，PMOS晶体管、栅极电压变化了，对于，由基尔霍夫电流定律，可以得到：那么，如果输出级PMOS晶体管的等于和的输出阻抗，那么流过的电流将约等于零，PSR会有很大的提高，但是对于、，它们的漏极电压为BJT导通电压，大约为0.7V，对于，由于输出电压为0.4V，它的
11、漏极电压与、显然不同，所以：为了使它们相等，在晶体管、漏极加入一层cascode管，如下图所示：这层cascode管强制使晶体管、的漏极电压相等，从而保证与相等，提高了PSR，由于输出电压为0.4V，Cascode管的栅极电压直接接地即可，省去了偏置电路，降低了额外的功耗。当然，这个结论是在运放增益足够大保证运放输入端电压的变化足够小，可以近似认为接地的条件下得出的，那么运放的设计要保证这个条件的成立。为了使运放输入端对地电压基本不变，必须提高环路增益，由于电源电压变化范围在1.4V到3.3V内，当电源电压降至1.4V时，折叠式共源共栅放大器将不适用，可以采用两级运放，加Miller电容补偿，
12、也可以采用如下形式的误差放大器结构：这种结构中，在处有一个二极管连接形式的晶体管，它为带隙基准主电路和运放尾电流源提供偏置电压，当电源电压变化时，这个二极管栅极电压和电源电压同时变化，这样一来低频PSR会减小很多，该运放为单级运放，主级点在第一级输出端，非主级点在处而且在高频，只需在主级点处加电容即可保证稳定性。带隙基准结构（不包括启动电路）如下图所示：C.零温度系数设计假设、尺寸相同，且：那么，输出电压的表达式为：若要得到零温度系数，那么根据前面推导过公式，有：带入输出电压的表达式，得到：要得到400mV的输出电压，那么，得到：考虑版图布局的对称性，将N设为8。现在仿真正温度系数电压特性，理
13、论值为：用smic.13um的PNP33管，发射结面积用55的，Q2和Q4的N=8，Q1和Q2的N=1，Q1和Q2的偏置电流设在1uA，Q3和Q4的偏置电流设在10uA，如下图所示：温度从-40扫描到80，测量VQ1-VQ2与VQ3-VQ4随温度变化的曲线，得到下图：实测值为：附上两个Corner角的数据：Cornerslpoefastslow可以看出，正温度系数斜率几乎与偏置电流无关，与Corner角也无关，实测值与理论值基本吻合。现在仿真的负温度系数，理论值为：其中，假设为0.7V，在300K时，可以计算出斜率为。在所关心温度范围（-4080）内求平均值，用smic.13um的PNP33管
14、，发射结面积用55的，Q1和Q2的N=1，偏置电流分别为1uA和10uA，如下图所示：测量VQ1和VQ2随温度变化的曲线，结果如下：得到负温度系数为：附上两个Corner角的数据：Corner1uA10uAslowtypicalfast可以看出，BJT的负温度系数电压几乎不随Corner角变化，会随偏置电流变化，将带隙基准BJT的静态电流设在10uA以内，那么近似认为负温度系数为：由公式：得到:可以得到：至此，我们得到了产生输出400mV、具有零温度系数电压的带隙基准的电阻比例：电阻比例确定后，下一步是确定电阻的绝对数值，这涉及到功耗，噪声，面积的折衷，下面附上带隙基准电路图。从上图中看出，带隙基准的偏置电流正比于流过晶体管、的电流，而流过它们的电流等于：减小，可以减小带隙基准的面积，带来的坏处是功耗的增加，然而高的功耗可以减小带隙基准的噪声。D.PSRR的设计上图是小信号电路图，在分析PSRR时，假设电源电压变化了，可以计算出栅极电压的变化量和输出电压变化量，那么:由于晶体管、不决定各支路电流大小，故在计算PSRR时忽略这三个晶体管，同时另：当电源电压变化后，晶体管栅极电压将发生变化，这个变化是由两条信号通路同时叠加引起，一
