《数字电路设计试题(湖南大学版).doc》由会员分享，可在线阅读，更多相关《数字电路设计试题(湖南大学版).doc（8页珍藏版）》请在金锄头文库上搜索。
1、考试中心填写：湖 南 大 学 课 程 考 试 试 卷课程名称：数字电路与逻辑设计 试卷编号： 考试时间：120分钟年 月 日考 试 用专业班级：题 号一二三四总 分应得分10101070100实得分评分：评卷人一、 填空题（每空1分，共10分）1、数字系统的逻辑电路分为两大类，即时序逻辑电路和（组合逻辑）2、将二进制数(10101.01)2转换成余3码 (0101 0100 .0101 1000)10101.01=21.25，转成8421 为100001.00100101。转成余三码为01010010.010110003、函数，则其对偶函数FD=（(A.B）+(A.C)+(C.(D+E).E）
2、4、若x = - 0101，y = + 1011，则 x-y补 = （10000）5、表示任意两位无符号十进制数至少需要（ 7 ）位二进制数6、为了检测所有的单个错误，所有编码字之间的最小距离为（ 2 ）7、CMOS器件的速度取决于转换时间和（传播延时）8、若一种门电路的抗干扰能力越弱，则其噪声容限越（小 ）9、同步状态机与异步时序电路的主要区别是（是否由统一的时钟信号控制）10、时序电路按(输出与现态和输入的关系)可分为：Mealy型和Moore型二、判断题（下列各题，你认为正确的，请在题末的括号内打“”，错的打“”，并更正。每小题2分，共10分）1、如果逻辑函数表达式在一定条件下可变成X+
3、X或者XX 的形式，则该函数表达式可能产生冒险。 （）2、本质冒险产生的原因：经过激励逻辑和反馈通路的传播延迟的最小值大于通过“输入逻辑”的最大定时偏移。 （）3、CMOS反向门比非反向门所用的晶体管要少。 （）装订线（答题不得超过此线） 学号： 姓名：4、如果竞争的结果导致电路最终进入同一稳定总态，则称为临界竞争。 （） 5、门电路的扇出是表示输出电压与输入电压之间的关系。 （）门电路所具有的输入端的数目称为扇入。扇出是指该门电路在不超过其最坏情况负载规格下能驱动的输出端个数。三、简答题（每题5分，共10分）1、请列出3种“曾经是模拟的”现在却“已经成为数字的”系统，并简述为什么会有这种转变
4、。2、采用CMOS晶体管实现的“与非门”和“或非门”，哪个速度快？为什么？四、应用题（共70分）1、已知接收端收到的汉明码码字a7a6a5a4a3a2a1=1100010，问在最多一位错的情况下发送端发送的码字是什么？（5分）答：第三位出错，应该是11001102、用卡诺图化简下列函数：（5分） 3、旅客列车分为特快A，直快B和慢车C，它们的优先顺序为：特快、直快、慢车。同一时间内，只能有一趟列车从车站开出，即只能给出一个开车信号，试设计满足上述要求的开车信号控制电路。（10分）（1）列出真值表（5分）（2） 写出最简的输出逻辑表达式（5分）4、运用一个MSI器件实现余3码向8421BCD码的
5、转换。（10分）5、运用“圈到圈”逻辑设计思想，采用74X138译码器和适当的逻辑门设计一个1位十进制数2421码的奇偶位产生电路（假定采用奇检验）。（10分）注：此题中用的不熟74138。我们在做时要用两个74138级联。详见教材P274 6、分析下图所示的时钟同步状态机（状态Q1Q2=00 11使用状态名A D）。（10分）1）作出状态/输出表（5分）。2）说明它是Mealy机还是Moore机（2分）3）说明这个电路能对何种输入序列进行检测。（3分）答案没有找到。同类型题7.127、作“0101”序列检测器的Mealy型状态表和Moore型状态表。凡收到输入序列为“0101”时，输出为1；
6、并规定检测的“0101”序列不重叠。典型输入输出序列如下：（10分） 输入X：1 1 0 1 0 1 0 1 0 0 1 1 输出Z：0 0 0 0 0 1 0 0 0 0 0 0（这不是答案，但是答案的格式）8、某异步时序电路的流程表如表。作出输入X2X1变化序列为00011110110100时的总态响应序列。（10分）现态Y2Y1 次态（Y2*Y1*）/输出（Z）X2X1=00X2X1=01X2X1=11X2X1=100001111000/000/000/0 00/0 01 01/0/001/000/11001 01/0/010/0 /110 10/01111/0 /0 /1第 8 页 ( 共 8 页 )
