《智能同步整流控制IC.doc》由会员分享，可在线阅读，更多相关《智能同步整流控制IC.doc（13页珍藏版）》请在金锄头文库上搜索。
1、电子知识IR1166/7A-B(1)同步整流(50)IC(288)摘要：IR1166/7A-B则是一款能从电源变压器二次侧检测信号作智能式同步整流的控制IC，它不仅不需要从初级侧传输信号，而且能适应多种电路拓朴，还可应用于定频PWM及变频PWM等方面。文中详细介绍了IR1166/7A-B的主要特点、引脚功能、内部结构及典型应用。关键词：IR1166/7;开关电源;整流至今为止，多数同步整流控制IC需要从初级侧取同步信号。IR公司购买专利技术新开发的IR1166/7A-B则是一款能从电源变压器二次侧检测信号作智能式同步整流的控制IC，它不仅不需要从初级侧传输信号，而且能适应多种电路拓朴，适应定频
2、PWM及变频PWM。1 主要特点IR1167系在开关电源二次侧专用于驱动同步整流MOSFET的控制IC，且能适应DCM、CCM以及多种电路拓朴。可以工作在定频及变频两种模式，也能用于不对称半桥电路的同步整流，其主要特色有：适应反激变换器的DCM、CRM及CCM三种模式工作，还适用于LLC式半桥。具有最高500kHz工作频率。可提供总计7A(IR1166为4A)的输出驱动及关断峰值电流(2A源出5A漏入)的能力。其栅驱动输出电压在10.714.5V。可提供50ns关断比例延迟。VCC电压从11.320V。可直接检测MOSFET的源漏电压。符合低于1W的Standby能量之星的要求。2 引脚功能I
3、R1166/7A-B共有8(PIN)个端子，其主要引脚功能如下：1PIN VCC IC供电端，内部有欠压锁定及过压关断保护。在VCC电压低于11.3V时关断，高于20V时关闭，为防止噪声干扰，必须在紧靠IC处加一个足够大的旁路电容。2PIN OVT偏置电压调整，OVT端用于调节关断阈值VTH1的偏移量。此端可选择接到GND，或接到VCC，或令其浮动，共三种输入偏置调整。此特色可以应对不同水平的MOSFET的RDSON。3PIN MOT最小导通时间，MOT调节端控制最小导通时间的总量，一旦VTH2穿过第一时间，即给出栅驱动信号，令整流MOSFET导通，因为虚假信号及振荡也会触发输入比较器，所以M
4、OT用于消隐比较器保持MOSFET导通，且维持一个最小时间。MOT调节范围在200ns到3μs之间，与地之间接一支电阻即可实现调节。4PIN EN使能端，此端可使IC进入休息模式，将电压拉到2.5V以下。在休息模式，IC消耗电流总量很小，当然开关功能也被禁止，无法做栅驱动。5PIN VD漏极电压检测端，用于检测同步整流MOSFET的漏极电压，由于此端电压会比较高，必须小心处理，用合适的方法将其接到漏极，此外在此端不可作滤波或作限流，这会影响IC的性能。6PIN VS源极电压检测端，用于检测同步整流MOSFET的源极电压，此端必须直接接于电源的GMD及IC的(7)PIN，要用Kelvin接
5、法，尽可能靠近MOSFET的源极端子。7PIN GND IC的公共端，内部元件及栅驱动的参考端。8PIN VGATE栅驱动输出端，此端为IC驱动同步整流MOSFET的驱动输出端，源出能力为2A，漏入能力为5A峰值电流。虽然此端可直接接于功率MOSFET栅极，但建议加一支小电阻串入在栅回路中，特别在驱动几个同步整流MOSFET并联时，小心地保持栅驱动环路有最小的路径，从而实现最佳开关性能。3 内部功能IR1167的内部等效电路如图1。其基本应用电路如图2所示。3.1 UVLO/Sleep模式IC保持在UVLO条件之下，直到VCC端电压超过VCC开启阈值电压Vcc on。在IC处于UVLO状态时，
6、栅驱动电路处于非激活状态。IC的静态工作电流Iccstart流过，UVLO模式在VCCUVLO时，即为此种状态，休息模式可以用将EN端电压拉低到2.5V以下。在此时，IC也只有极低的静态工作电流。3.2 正常模式一旦VCC超过UVLO电压，IC即进入正常工作模式，此时，栅驱动可以开始工作，Icc最大的工作电流从VCC电压源取得。IR1167智能同步整流IC可以仿效整流二极管的工作，合适地驱动同步整流用的功率MOSFET。整流电流的方向检测由输入比较器采用MOSF-ET的RDSON作为并联电阻，且据此给出栅驱动输出，内部消隐逻辑用于防止抑制瞬态干扰，保证CCM或DCM或CRM的工作模式(见图3)
7、。在反激式变换电路中，有上述三种电流状态。More: 数码万年历 More:s2csfa23.3 导通阶段当SR的MOSFET刚开始导通时，电流先经过其体二极管，产生一个负电压VDS，体二极管压降随电流而增大，IC检测此电压，在其超过VT-H2时驱动MOSFET导通，作同步整流，在这一点IR1167驱动MOSFET导通，使VDS降下来，加入一段最小导通时间MOT(minimum on time)，消隐干扰，保持MOSFET导通，因而MOT还限制了初级侧的最大占空比。IBIS模型是一种基于V/I曲线对I/O BUFFER快速准确建模方法，是反映芯片驱动和接收电气特性一种国际标准，它提供一种标准文
8、件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数，非常适合做振荡和串扰等高频效应计算与仿真。 IBIS本身只是一种文件格式，它说明在一标准IBIS文件中如何记录一个芯片驱动器和接收器不同参数，但并不说明这些被记录参数如何使用，这些参数需要由使用IBIS模型仿真工具来读取。欲使用IBIS进行实际仿真，需要先完成四件工作：获取有关芯片驱动器和接收器原始信息源；获取一种将原始数据转换为IBIS格式方法；提供用于仿真可被计算机识别布局布线信息；提供一种能够读取IBIS和布局布线格式并能够进行分析计算软件工具。 IBIS模型优点可以概括为：在I/O非线性方面能够提供准确模型，同时考虑了封装寄
9、生参数与ESD结构；提供比结构化方法更快仿真速度；可用于系统板级或多板信号完整性分析仿真。可用IBIS模型分析信号完整性问题包括：串扰、反射、振荡、上冲、下冲、不匹配阻抗、传输线分析、拓扑结构分析。IBIS尤其能够对高速振荡和串扰进行准确精细仿真，它可用于检测最坏情况上升时间条件下信号行为及一些用物理测试无法解决情况；模型可以免费从半导体厂商处获取，用户无需对模型付额外开销；兼容工业界广泛仿真平台。 IBIS模型核由一个包含电流、电压和时序方面信息列表组成。IBIS模型仿真速度比SPICE快很多，而精度只是稍有下降。 非会聚是SPICE模型和仿真器一个问题，而在IBIS仿真中消除了这个问题。实
10、际上，所有EDA供应商现在都支持IBIS模型，并且它们都很简便易用。 大多数器件IBIS模型均可从互联网上免费获得。可以在同一个板上仿真几个不同厂商推出器件。 IBIS模型是一种基于V/I曲线对I/O BUFFER快速准确建模方法，是反映芯片驱动和接收电气特性一种国际标准，它提供一种标准文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数，非常适合做振荡和串扰等高频效应计算与仿真。 IBIS本身只是一种文件格式，它说明在一标准IBIS文件中如何记录一个芯片驱动器和接收器不同参数，但并不说明这些被记录参数如何使用，这些参数需要由使用IBIS模型仿真工具来读取。欲使用IBIS进行实际仿真
11、，需要先完成四件工作：获取有关芯片驱动器和接收器原始信息源；获取一种将原始数据转换为IBIS格式方法；提供用于仿真可被计算机识别布局布线信息；提供一种能够读取IBIS和布局布线格式并能够进行分析计算软件工具。 IBIS模型优点可以概括为：在I/O非线性方面能够提供准确模型，同时考虑了封装寄生参数与ESD结构；提供比结构化方法更快仿真速度；可用于系统板级或多板信号完整性分析仿真。可用IBIS模型分析信号完整性问题包括：串扰、反射、振荡、上冲、下冲、不匹配阻抗、传输线分析、拓扑结构分析。IBIS尤其能够对高速振荡和串扰进行准确精细仿真，它可用于检测最坏情况上升时间条件下信号行为及一些用物理测试无法
12、解决情况；模型可以免费从半导体厂商处获取，用户无需对模型付额外开销；兼容工业界广泛仿真平台。 IBIS模型核由一个包含电流、电压和时序方面信息列表组成。IBIS模型仿真速度比SPICE快很多，而精度只是稍有下降。 非会聚是SPICE模型和仿真器一个问题，而在IBIS仿真中消除了这个问题。实际上，所有EDA供应商现在都支持IBIS模型，并且它们都很简便易用。 大多数器件IBIS模型均可从互联网上免费获得。可以在同一个板上仿真几个不同厂商推出器件。 IBIS模型是一种基于V/I曲线对I/O BUFFER快速准确建模方法，是反映芯片驱动和接收电气特性一种国际标准，它提供一种标准文件格式来记录如驱动源
13、输出阻抗、上升/下降时间及输入负载等参数，非常适合做振荡和串扰等高频效应计算与仿真。 IBIS本身只是一种文件格式，它说明在一标准IBIS文件中如何记录一个芯片驱动器和接收器不同参数，但并不说明这些被记录参数如何使用，这些参数需要由使用IBIS模型仿真工具来读取。欲使用IBIS进行实际仿真，需要先完成四件工作：获取有关芯片驱动器和接收器原始信息源；获取一种将原始数据转换为IBIS格式方法；提供用于仿真可被计算机识别布局布线信息；提供一种能够读取IBIS和布局布线格式并能够进行分析计算软件工具。 IBIS模型优点可以概括为：在I/O非线性方面能够提供准确模型，同时考虑了封装寄生参数与ESD结构；
14、提供比结构化方法更快仿真速度；可用于系统板级或多板信号完整性分析仿真。可用IBIS模型分析信号完整性问题包括：串扰、反射、振荡、上冲、下冲、不匹配阻抗、传输线分析、拓扑结构分析。IBIS尤其能够对高速振荡和串扰进行准确精细仿真，它可用于检测最坏情况上升时间条件下信号行为及一些用物理测试无法解决情况；模型可以免费从半导体厂商处获取，用户无需对模型付额外开销；兼容工业界广泛仿真平台。 IBIS模型核由一个包含电流、电压和时序方面信息列表组成。IBIS模型仿真速度比SPICE快很多，而精度只是稍有下降。 非会聚是SPICE模型和仿真器一个问题，而在IBIS仿真中消除了这个问题。实际上，所有EDA供应
15、商现在都支持IBIS模型，并且它们都很简便易用。 大多数器件IBIS模型均可从互联网上免费获得。可以在同一个板上仿真几个不同厂商推出器件。 IBIS模型是一种基于V/I曲线对I/O BUFFER快速准确建模方法，是反映芯片驱动和接收电气特性一种国际标准，它提供一种标准文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数，非常适合做振荡和串扰等高频效应计算与仿真。 IBIS本身只是一种文件格式，它说明在一标准IBIS文件中如何记录一个芯片驱动器和接收器不同参数，但并不说明这些被记录参数如何使用，这些参数需要由使用IBIS模型仿真工具来读取。欲使用IBIS进行实际仿真，需要先完成四件工作：获取有关芯片驱动器和接收器原始信息源；获取一种将原始数据转换为IBIS格式方法；提供用于仿真可被计算机识别布局布线信息；提供一种能够读取IBIS和布局布线格式并能够进行分析计算软件工具。 IBIS模型优点可以概括为：在I/O非线性方面能够提供准确模型，同时考虑了封装寄生参数与ESD结构；提供比结构化方法更快仿真速度；可用于系统板级或多板信号完整性分析仿真。可用IBIS模型分析信号完整性问题包括：串扰、反射、振荡、上冲、下冲、不匹配阻抗、传输线分析、拓扑结构分析。IBIS尤其能够对高速振荡和串扰进行准确精细仿真，它可
