《多功能数字钟电路设计.doc》由会员分享，可在线阅读，更多相关《多功能数字钟电路设计.doc（27页珍藏版）》请在金锄头文库上搜索。
1、武汉理工大学数字电子技术基础应用课程设计课程设计任务书学生姓名： XXX 专业班级： 指导教师： 工作单位： 题 目: 多功能数字钟电路设计初始条件：74LS390，74LS48，数码显示器BS202各6片，74LS00 3片，74LS04，74LS08各 1片，电阻若干，电容，开关各2个，蜂鸣器1个，导线若干。要求完成的主要任务:用中、小规模集成电路设计一台能显示日、时、分秒的数字电子钟，要求如下：1.由晶振电路产生1HZ标准秒信号。2.秒、分为00-59六十进制计数器。3.时为00-23二十四进制计数器。4.可手动校正：能分别进行秒、分、时的校正。只要将开关置于手动位置。可分别对秒、分、时
2、进行连续脉冲输入调整。5.整点报时。整点报时电路要求在每个整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。时间安排：第20周理论设计、实验室安装调试，地点： 鉴主15楼通信实验室一指导教师签名： 年 月 日系主任（或责任教师）签名： 年 月 日多功能数字钟电路设计摘要1Abstract21系统原理框图32方案设计与论证42.1时间脉冲产生电路42.2分频器电路62.3时间计数器电路72.4译码驱动及显示单元电路82.5校时电路82.6报时电路103单元电路的设计123.1时间脉冲产生电路的设计123.2计数电路的设计123.2.1 60进制计数器的设计123.2.2 2
3、4进制计数器的设计133.3 译码及驱动显示电路143.4 校时电路的设计143.5 报时电路163.6电路总图174仿真结果及分析184.1时钟结果仿真184.2 秒钟个位时序图184.3报时电路时序图194.4测试结果分析195心得与体会206参考文献21附录1原件清单22附录2部分芯片引脚图与功能表2374HC390引脚图与功能表23摘要数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并
4、且有多种专门的大规模集成电路可供选择。数字钟适用于自动打铃、自动广播，也适用于节电、节水及自动控制多路电器设备。它是由数子钟电路、定时电路、放大执行电路、电源电路组成。为了简化电路结构，数字钟电路与定时电路之间的连接采用直接译码技术。具有电路结构简单、动作可靠、使用寿命长、更改设定时间容易、制造成本低等优点。从有利于学习的角度考虑，这里主要介绍以中小规模集成电路设计数字钟的方法。25AbstractA digital clock is a kind of digital circuit technology, minutes and seconds when the timing device
5、, and the mechanical clock is higher than the accuracy and intuitive, and no machinery, has more longer service life, so it has been widely used.From the principle of digital clock is a kind of typical digital circuits, including the assembly logic circuit and the sequential circuits. At present, a
6、digital clock function is more and more strong, and a variety of special options. Applicable for automatic digital clock rung, automatic broadcasting, also suitable for electricity, water and automatic control and electrical equipment. It is by several children clock circuit, timing circuit, amplifi
7、er circuit, the power circuit implementation. In order to simplify the circuit structure, a digital clock circuit and timing circuits using direct connection between decoding technology. With simple structure, reliable operation, long service life, change the setting time for easy and manufacturing
8、cost etc.To learn from the point of view, there are mainly introduced in small scale integrated circuit design method of digital clock。1系统原理框图数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图1所示为数字钟的一般构成框图。图 1系统原理框图晶体振荡器电路：晶体振荡器电路给数字钟提供一
9、个频率稳定准确的32768z的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。分频器电路：分频器电路将32768HZ的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。译码驱动电路：译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正
10、常工作提供足够的工作电流。整点报时电路：一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。2方案设计与论证2.1时间脉冲产生电路方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。图 2 555与RC组成的多谐振荡器图方案二:振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。图 3 石英晶体振荡器图方案三：由集
11、成逻辑门与RC组成的时钟源振荡器。图 4 门电路组成的多谐振荡器图用555组成的脉冲产生电路: R1=15*103，R2=68*103，C=10F，则555所产生的脉冲的为:f=1.43/(R1+2*R2)*103*10*106=0.947Hz,而设计要求为1Hz,因此其误差为5.3%,在精度要求不是很高的时候可以使用。石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.72K之间;对于CMOS门则常在10100M之间。由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关，而且还取决
12、于门电路的阈值电压VTH，由于VTH容易受到温度、电源电压及干扰的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场合。综上分析，选择方案二，石英晶体振荡电路能够作为最稳定的信号源。2.2分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768（），即实现该分频功能的计数器相当于15级2进制计数器。从尽量减少元器件数量的角度来考虑，这里可选多极进制计数电路CD4060和CD4040来构成分频电路。CD40
13、60和CD4040在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为级进制计数器，可以将32768z的信号分频为z，其内部框图如图2.1所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。图 5.1 CD4046内部框图 图5.2 CD4040内部框图CD4040计数器的计数模数为4096（），其逻辑框图如图5.2。如将32768Hz信号分频为1Hz，则需外加一个8分频计数器，故一般较少使用CD4040来实现分频。综上所述，可选择CD4060同时构成振荡电路和分频电路。照图5.1，在和之间
14、接入振荡器外接元件可实现振荡，并利用时计数电路中多一个2分频器（后述）可实现15级2分频，即可得1Hz信号。2.3时间计数器电路一般采用10进制计数器来实现时间计数单元的计数功能。为减少器件使用数量，可选74HC390，其内部逻辑框图如图6所示。该器件为双2-5-10异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。图 6 74HC390(1/2)内部逻辑框图秒个位计数单元为10进制计数器，无需进制转换，只需将与（下降沿有效）相连即可。（下降没效）与1Hz秒输入信号相连，可作为向上的进位信号与十位计数单元的相连。秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为进制
15、计数器的电路连接方法如图7所示，其中可作为向上的进位信号与分个位的计数单元的相连。图 7 10进制-6进制计数器转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的作为向上的进位信号应与分十位计数单元的相连，分十位计数单元的作为向上的进位信号应与时个位计数单元的相连。时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行24进制转换。利用1片75HC390实现24进制计数功能的电路如图8所示。另外，图8所示电路中，尚余2进制计数单元，正好可作为分频器2Hz输出信号转化为1Hz信号之用。图 8 24进制计数器电路2.4译码驱动及显示单元电路译码电路的功能是将“秒”、“分”、“时”计数器的输出代
