《脉搏计设计课程设计报告》由会员分享，可在线阅读，更多相关《脉搏计设计课程设计报告（18页珍藏版）》请在金锄头文库上搜索。
1、课程设计报告课题名称： 数字脉搏计 学 院： 电气与自动化工程学院 专 业： 电气工程及其自动化 班 级： 07级电气1班 作者姓名： 学 号： 完成时间： 2010年1月5日 一、设计任务及要求（1）设计一个数字脉搏计，要求用十进制数字显示被测人体脉搏每分钟跳动次数，测量范围30160次/min。（2）短时间内（515s）测出每分钟的脉搏跳动次数，误差为4次/min。（3）锁定每分钟的脉搏数，可以有两种方式，一种为显示计数过程，最后锁定；还有一种是不显示计数过程，直接显示结果。（4）能够清零，两种方法，一种是手动清零，还有一种是自动清零。（5）所有部分电路均要有仿真结果，仿真中用5p-p的正
2、弦波来模拟人的脉搏信号，实际接线时直接用信号发生器发出的5V的方波脉冲作为测试信号，故放大整形滤波电路部分只作仿真即可。（6）对于放大部分电路，要求差模放大倍数至少1000倍，输入电阻要求大于107欧，通频带为0.05Hz200Hz，测试时还要测出输入输出电压的波形（即整形前后的电压波形）。二、各单元电路设计方案比较及参数确定（1）总方案原理框图信号放大电 路信号整形电 路倍频电路计数译码显 示控制时间信 号（2）信号放大电路 这部分电路主要完成将5mV的正弦波输入信号放大1000倍（5V），使其可以驱动后续的CMOS数字电路。方案一：采用运算放大器lm324构成的反相放大电路电路图如图2-2
3、-1所示，在理想条件下有Vo=R2/R1*Vi 。运放的闭环电压增益为Avf=R2/R1，输入电阻为Rif=R1。如果对输入电阻有要求可以先确定R1，再根据放大倍数确定R2。为了减小输入偏置电流引起的运算误差，在同相输入端应接平衡电阻R3，且R3=R1R2。图2-2-1电路如图2-1所示，输入信号由反相端输入，实际电路中拟采用三级放大，总电路图如下图所示：图2-2-2参数选定如下：输入电阻要求不小于107欧，因而选定R1=10M欧，第一级电路放大10倍，因而R2=100M欧，R3=R1R2=9.1M欧，第二级及第三级放大电路放大倍数仍为10倍，R5=R8=10k欧，R7=R9=100k欧，R4
4、=R6=9.1k欧。这种电路接线简洁明了，成本较低，可靠性好。此外，还可以采用同相放大电路，原理与反相放大电路类似，不再叙述。方案二：可以先用一级共射级单管放大器将输入信号先放大100倍，之后再用lm324做第二级放大电路，放大10倍左右，电路原理如下图所示：图2-2-3 这个方案接线简单，成本低，但是对于共射级单管放大器，其输入电阻为Ri=（Rb+Rp）rbe，其中输出端交流短路的输入电阻rbe=200+（1+）VT/IE，其中为三极管的放大倍数，一般为几十到几百，这里取=100，常温T=300K时，VT=26mV，且上式的适用范围为0.1mA IE 5mA，从这些数据不难算出rbe的数量级
5、不会超过104，故输入电阻Ri也不会大于10k，这显然不能满足输入电阻不小于107欧姆的要求，故这个方案不可采用，最终确定使用第一种方案。（3）滤波电路首先先简单的介绍一下通频带的概念，在模拟电路中，把增益随频率升高或降低下降到中频区增益的0.707倍时所对应的频率定义为下限频率fL（在低频区）和上限频率fH（在高频区），fH与fL之间的频率范围称之为通频带，用BW表示，即：BW=fHfL在本题目要求本电路的通频带是0.05Hz200Hz，因此需设计一个滤波电路将频率高于200Hz的高频信号和频率低于0.05Hz的低频信号滤掉，这部分电路即实现了这个功能，本部分电路用的是带通滤波器，是由一个高
6、通滤波器及一个低通滤波器串联组合而成，其原理图如下图所示：图2-3-1对于滤波电路，一般来说，有源滤波电路比无源滤波电路的滤波效果要好一些，因此，本设计方案中采用了有源滤波。其它有源滤波电路原理大同小异，不再一一列举。参数选定如下：C1=160F，C2=200F，R1=R2=5欧，R3=R4=2k欧。（4）信号整形电路 在放大部分电路中输入信号虽然已经被放大，电压也足以满足后续电路驱动之用，但是其波形仍为正弦波，为模拟量，必须将模拟量转换成数字脉冲之后供数字部分电路使用，这部分电路即可实现这个功能。方案一：采用施密特触发器整形电路施密特触发器有多种形式，一种是由555定时器构成的，电路如下图所
7、示：图2-4-1还有一种是用CMOS门构成的，电路图如图所示：图2-4-2最后一种是集成施密特触发器，国产TTL集成施密特触发器产品有多种，具体型号不一一列举，这里只列举一种：74LS14，与其具有相同功能的国产CMOS集成施密特触发器是CC40106。电路原理也很简单，如下图所示：图2-4-3方案二：采用电压比较器lm339电路 电路原理图如图所示：说明：图中R2为上拉电阻。图2-4-4这种方案虽然接线不是很复杂，成本也不高，但调试不方便，电路稳定性不好，波形上升及下降沿不很陡峭，故决定采用第一种方案。（5）倍频电路 由于在设计中要求在515s内完成脉搏每分钟跳动次数计数功能，而在整形电路中
8、，整形后的信号与原信号的频率是相同的，如果要测其每分钟脉冲数，则至少应测量一分钟才可以实现，为了缩短测量时间，必须将整形后的信号的频率加倍，这样就可以满足在短时间内完成测量任务的要求。显然，若将原信号频率变为原来的N倍，则测量时间就可以缩短为原来的1/N。因此，若要在5s在完成测量，需将信号频率加大12倍，倍频部分应采用12倍频电路，若要在15s内完成测量，需将信号频率加大4倍，倍频部分应采用4倍频电路。本次方案设计将利用CD4046锁相环及计数器构成的倍频电路。电路原理图如图所示：图2-5-1由于multisim10中没有CD4046，故这部分电路图是在另外一个仿真软件protues中绘制的
9、。原理说明如下：脉搏信号经过放大滤波整形之后，从CD4046的14脚输入，设原输入信号的频率是f0，从4脚输入一个方波信号经过一个分频器后再从3脚输入，CD4046内部将完成3脚和14脚输入信号的频率比较，使3脚的输入信号与原输入信号频率相同为f0，而4脚的输出信号的频率f1显然是3脚信号频率的N倍（如果右面的分频器为N进制分频器，在上述电路中N=4），这样f1=N f0，从而完成将输入信号频率变为原来的N倍的目的。在本次实验中，需要4倍频及12倍频电路两种，4倍频电路接线图如上图所示，对于12倍频电路，只需要将右面的74LS161的接线方式改变一下就可以实现，具体电路如下图所示：图2-5-2
10、说明：图中1线为输入信号，8线为输出信号。（6）计数译码显示电路这部分电路主要要完成对方波脉冲计数，将计数结果译码显示出来的功能。对于这部分电路，有很多方案都可以实现这个功能，而且电路都很相似，故不一一列举，对于计数器，选择曾在这个学期做过的电子技术实验中多次用到的十进制计数器74ls160，对这个芯片比较熟悉；对于译码器，由于74LS160输出的是8421BCD码，故应选择一个可以将8421BCD码译成7段输出信号以驱动数码管的芯片，CD4511可以满足这一要求。74LS160的引脚图及功能表与74LS161类似，而且比较熟悉，不再列出。CD4511的引脚图如下：图2-6-1引脚功能说明如下
11、：BI：4脚是消隐输入控制端，当BI=0时，数码管不显示任何东西。LE：锁定控制端，当LE=0时，允许译码输出，LE=1时译码器处于锁定保持状态。LT：3脚是测试信号的输入端，当BI=1时，LT=0时，数码管将全部显示，这主要用于测试7段数码管有没有物理损坏。A3,A2,A1,A0为8421BCD码输入端，高位到低位依次为A3A0。a，b，c，d，e，f，g为译码输出端，输出高电平有效。这部分的电路原理图为：图2-6-2（七）控制信号电路由于在题目中要求在515秒内测得实验结果，因而需要一个电路来控制整个电路的运行、复位、自启动等，这个任务由本部分电路实现。方案一：采用CMOS石英晶体多谐振荡
12、器及分频器构成的时间基准电路电路原理图如图所示：图2-7-1说明：图中3后面接42分频器即可输出脉宽为1s的方波信号。振荡频率由石英晶体自身决定，这里如果取f0=32768Hz，经过分频器（分频器可由各种进制的计数器实现，比较简单，不再叙述）分频，可以得到一系列低频信号。其优点是产生的时间基准十分精确，误差小，电路稳定，缺点是只能产生频率为2n的方波信号，在本电路中需要5s及15s的时间信号，因而需要将上述基准信号进行42分频得到周期为1s的方波信号，然后再通过5进制及15进制的计数器得到相应的时间控制信号，这样电路接线极其复杂，成本高，不易调试。方案二：采用555定时器构成的单稳态触发器55
13、5单稳态触发器电路原理图如图所示：图2-7-2说明：在开关合上之前，555的3脚输出端输出低电平，2脚输入高电平，合上开关后，2脚电平变成低电平，同时3脚输出变为高电平，然后再打开开关，一段时间后，3脚的输出变为低电平。延时的时间为T=In3RC,所以为了实现定时5秒，取C1=10nF，C2=100F，R2=45.5k欧；若要定时15s，取C1=10nF，C1=10nF，C2=100F，R2=136.5k欧。在电路中需要有一个555单稳态触发器来控制计数器的计数时间，还需要有一555单稳态触发器来控制其自动复位清零（如果是手动复位清零的话，只要将这部分电路用一个开关来代替就可以了，具体原理在后
14、面有图说明），此外如果需要电路自启动的话，还需要一个555多谐振荡器来控制两个555单稳态触发器的启动（同理，如果只需要手动启动的话，只需将这部分电路用一个开关来代替就可以了，原理图具体见下）。可自启动及自动清零电路：在下面的电路中的参数是在定时5秒（12倍频时的参数选择）。当倍频电路选择4倍频时，即定时15秒时，参数改动如下：R1=67k，R2=240k，C1=C4=C6=100F，C2=C3=C5=10nF，R10=136.5k，R12=147k。U9（上面的555定时器）的输出端接计数器74LS160的一个使能端EP（7脚），同时如果要不显示计数过程，则将译码器CD4511的锁存端LE（
15、5脚）与该端也接到一起，其能够锁存的原理为，U9输出高电平时，计数器开始计数，但是CD4511却被锁存，即显示前一时刻的数字000，当U9输出有高电平变为低电平时，计数结束，74LS160停止计数，同时CD4511锁存端变为低电平，译码器开始工作，将计数器输出的8421BCD码译出显示。如果要显示计数过程，则把CD4511的5脚直接接地即可。U15的输出端接74LS160的清零端RD（1脚）。图2-7-3手动启动自动清零电路原理：图2-7-4手动启动及手动清零同样，参数选择不变，图中开关J1为启动开关，J2为复位清零开关，1线接计数器74LS160的清零端RD（1脚）即可。图2-7-5这部分电路接线相对简单，原理清晰明了，缺
