《多模式开关电源控制芯片的低功耗设计方案》由会员分享，可在线阅读，更多相关《多模式开关电源控制芯片的低功耗设计方案（13页珍藏版）》请在金锄头文库上搜索。
1、引言开关电源的效率与功耗已成为设计师关注的焦点，而多模式控制已经成为电源控制芯片中高效率低功 耗设计的主流趋势。所谓多模式控制就是在开关电源的工作中根据负载情况的不同采用不同的控制策略，以降低其功耗， 提高效率。它是针对常用开关电源在轻载和待机条件下效率低的特点提出的，其设计思想可描述为：在重 载下采用 PWM 模式，以发挥其重载下效率高的优点;在轻载下采取 PFM 模式，通过降低开关频率来降低功 耗;而在极轻载条件下（待机模式下）则采取 BURST 模式来降低功耗。目前，由于能源紧缺，国际国内均对降低用电设备的轻载和待机功耗给予了极大注意。应指出的是， 传统的多模式控制策略虽然改善了开关电源
2、的轻载与待机效率，但未对控制芯片本身的静态功耗予以足够 的重视，考虑到家电、办公设备等设备数量巨大，倘能将控制芯片的静态电流由毫安级降低一至两个数量 级，其节电效能就十分可观。文中给出一种低功耗开关电源控制芯片供电系统的设计并予以实现，其特点是可以降低控制芯片在轻 载与待机模式下的功耗。针对当前应用广泛的系统芯片的需要，分别设置了一个数字模块供电单元和两个模拟模块供电单元， 其中一个模拟模块供电单元专门用于在重载条件下为控制模块供电，而在轻载和待机模式下则被关断，以 降低芯片的静态功耗。1 系统与电路设计1.1 系统构成整个系统的构成如图1所示。系统中包括一个欠压锁定电路（UVLO,Under
3、 voltage lockout），用于保 证电路在合适的电压范围内正常工作;一个带隙基准电压源和一个专为数字模块供电的电压源（记为VDD_D）, 分别为芯片提供基准偏置和数字部分的电源。具体构成时此两模块包含在UVLO模块内。两个电压调整器 （REGULATOR）分别产生一个5 V和一个4.3 V的稳定电压，其中5 V稳定电压源输出记为REG,用于在重载 时为控制器供电（轻载时关断）;4.3 V 稳定电压源输出记为 VDD_AD, 用于轻载时的供电。当然，必要时还可 以利用带隙基准产生更多不同的电压以满足复杂控制模式的需要。GULWORKFGULATORMODSCONTROLLOGIC图 1
4、 电源系统框图此外，本设计中还设置了一个REF-OK模块来判断上电后电源系统是否已进入正常工作状态。1.2 欠压锁定电路的设计欠压锁定电路又称UVLO,见图2.图中VDD为芯片外部供电电源，设计值为12 V.欠压锁定电路的窗口 设置为79.5 V,即上电后电压上升到大于9.5V时芯片开始正常工作，而当供电电压小于7 V时芯片停止 工作。考虑到欠压锁定电路在电源控制芯片中的重要性，设计给出了两种实现方案，并对两种控制策略的 性能进行了分析与比较。OMPOMFM2LATCHUVLO out图 2 两个比较器实现的欠压锁定电路图2给出第一种欠压锁定电路的原理图，称为U-VLO1,这是用两个比较器实现
5、的欠压锁定电路。VDD是 外部供电电压源，KI、K2是小于1的常数，且K1K2,VREF为1.25 V带隙基准电压，LATCH是由两个反相 器组成的锁存器。图中标的UVL0_out代表欠压锁定信号，状态设置是UVL0_out=0时有效。电路的工作原理可简述如下：12 V供电电压可在VDD比较低时建立一个PTAT (Proportional toabsolute temperature)电流源，然后利用其建立起带隙基准电压源；当VDD由0上升时，带隙基准电压 r首先建立，此时两个比较器的输出为低电位，P1导通，输出为高电位;当K1VDD大于r时，COMP1输出跳 变，N1管导通，锁存器锁存上一个
6、信号，UVLO为高电位(注意其为低电位有效)；当K2VDD大于VREF时， N2导通，则UVLO-out为低电位，使能其他模块；随着VDD减小，K2VDD首先小于VREF,N2关断，则锁存器 锁存信号,UVLO-out保持；当VDD减小到K1 VDD小于VREF时COMP1跳变,P1导通,N1关断，则输出UVLO-out 为高电位，关断整个控制芯片。表 1 UVLO 的状态对应表%9 5UVLO-out-I另一个方案是利用一个比较器实现的UVLO电路，称UVLO2.该电路的特点是通过外部迟滞实现了欠压 锁定功能，可应用于高压和低压场合，如图3.电路的工作原理如下：当VDD由0上升到一个比较小的
7、值时, 带隙基准电压VREF首先建立，当VDD上升到：时，比较器开始跳变，N1关断，UVLO-out为0,使能整个控制芯片。当外部电源电压开始减小到:时，比较器跳转,N1开通,UVLO-out开始变l.通过合理设置R1、R2、R3值就可以使VDD1=9.5 V,VDD2=7V, 即VDD上升到9.5 V时UVLO输出为零，芯片正常工作；VDD下降到7 V时芯片停止工作。图 3 用外部迟滞实现的欠压锁定电路两种方案的工作特性对比结果如表 2 所列。需要指出的是，若直 接用门电路实现施密特触发，由于的工艺离散性，将使触发电压难以准确控制。表 2 两种欠压锁定电路比较CircuitMeritDeme
8、ntUVLQ3Good injrnuiiity to interferenceOne more comparatorMore chip君r亡吐Higher start up current Higher power dissipationJust one comparator isPoor imraunny to interference*usedUVL02 Saving chip areaLess start up currentLess power 4is)pation经比较可知，UVL02结构较为简单，面积小，启动电流小，有利于降低功耗。因此，本设计最终采用 了 UVL02方案。此外，为
9、最大限度减小功耗，设计中将带隙基准电压、数字电源和欠压锁定电路集成在一 起。具体电路图见图 4。VDD DVDD DUVLO图 4 欠压锁定和数字电源的具体电路图图中利用带隙基准电压加上四个二极管连接的三极管产生一个大于4 V的电压，然后经过M0S管产生 一个大约2.65 V左右的电压。这个电压在基准电压建立后就产生了，主要用于为欠压锁定电路的数字部分 供电，并且担任了为整个系统的数字电路供电的任务。1.3 5 V基准电压源(REG)图5为5 V稳定电压源(REG)的电路原理。其中Pl、P2、P3、P4组成共源共栅结构，可以提高电流镜 的镜像精度，同时提高电源抑制比。 Q3、 Q4、 R 1、
10、 R2 组成一个带隙基准电压，这样可以减小额外的电流 支路，降低功耗。Ql、Q2组成达林顿结构，增加输出能力。P5、P6增加匹配，减小沟道长度调制效应。Q1、 Q2、R3、R4、R5、R6、Q4、P5、P6组成一个负反馈环路，将REG电压稳定在5 V。图中C具有两种作用：1、 记忆直流工作点;2、补偿环路电容。稳压机理如下：当负载增加时，REG电压下降，则Q4基极下降，集电极升高，经过P5、P6,使得Q1、 Q2 基极升高， REG 电压升高;反之亦然。REG电压是片上多数模块的供电电压，驱动能力设计为4mA。图 5 5 V 稳定电压源1.4 4.3 V 稳定电压源4.3 V的稳定电压源(VD
11、D-AD)用来在轻载时为系统供电，始终保持工作，在BURST模式下由它为模拟 模块供电。图 6 4.3 V 的稳定电压源是带隙基准电压，通过一个运放、一个达林顿结构的晶体管和一个电阻分压网络组成负反馈环路来产 生 4.3V 的稳定电压。其稳压机理如下：当负载增大时， VDD-AD 电压下降，此时 A 点电压下降，使运放的 输出上升，则QI、Q2基极升高，REG电压重新升高，获得稳定；反之亦然。VDD-AD是检测模块的供电电 压，设计驱动能力为2 mA芯片负载减小时，关断REG,减小了芯片的静态功耗，这样既能保证芯片的驱动 能力，又同时降低了芯片的静态功耗。图 7 REF-OK 电路的设计1.5
12、 REF_OK 模块REF_0K 模块用以标志电源系统是否建立好，以控制决定供电单元是否正常开始工作。其中两个比较参 考电平REF0K1、REF0K2的关系始终保持为REFOK1REFOK2.电路的工作原理如表3,形成的滞回窗口不仅保 证了 REG 的精度，而且提高了整个供电单元的抗干扰性能。表 3 REF_OK 的基本功能表ConditionCON4PCOMJREF-O1REF0KKREF0K2111REFOK 1VrefREFOK20hotdVttT &耳 * 4-44 事|CH2 B/Hog MAG 10 dB/REF-2OdBlR.335dB:i743,85349Ufeh * 卅 1*
13、11W!图 10 5 V 电源的 PSR2.3 供电系统的测试UVLO的启动电流测量值仅为17.8 A,实现了系统的低启动电流。系统上电和掉电的测试结果如图11和 图12所示。可见系统在VDD的设置门限内工作良好，REF-0K可以正确指示各个供电模块正常工作。掉电 过程正好相反。图 11 供电模块的上电和掉电过程 (1)Ch! 5,0 VCh3 5,OVCh2 5.0 VM20.0 ms 2,5400 ps/ptA Ch2 2A VVDD AD I： WWW图 12 供电模块的上电和掉电过程 (2)g”网卄*r* ”*心1-J?h浮冬:LU_/T 5J f2.4 模式控制和效率测试系统的多模式控制测试结果见图 13。中载或重载下系
