《篮球24秒计时器的设计》由会员分享，可在线阅读，更多相关《篮球24秒计时器的设计（19页珍藏版）》请在金锄头文库上搜索。
1、课程设计任务书题目：篮球24秒计时器设计初始条件：1. 具备电子电路的基础知识和查阅资料和手册的能力2 熟悉常用电子器件和常规实验仪器及电子设计常用软件3. 已掌握电子电路实验的基本方法要求完成的主要任务：（包括课程设计工作量及其技术要求， 以及说明书撰写等 具体要求）1. 具备显示24秒计时功能；2. 计时器为递减工作，间隔为1S;3. 递减到0时发声光报警信号；4. 设置外部开关，控制计时器的清 0,启动及暂停；5. 提出至少两种设计实现方案，并优选方案进行设计；6撰写符合学校要求的课程设计说明书。时间安排：1. 动员大会，下达课程设计任务书；2. 7月7日T1日查阅资料，选择设计方案，进
2、行设计计算，完成预设计并进 行计算机仿真7月7日；3. 7月12日预设计方案经教师审查后领取元器件；4. 7月12日一17日将设计的电路进行制作和调试并完成课程设计说明书的撰 写；5. 7月17日一18日课程设计答辩。指导教师签名：2008年07月07日系主任（或责任教师）签名：2008 年07月07日摘要基于数字电子技术和模拟电子技术的篮球 24 秒计时器在篮球比赛中已经被广泛的采用，它可以完成置数、 倒计时、暂停、清零、声光报警等很实用的功能。本文着重介绍 24 秒计时器的制作过程， 并且对一些方案作出对比， 最终选定 较好的方案。 在单元电路方面， 本文对电路的每一部分的选择都加以说明，
3、 经过 对比确定出最优方案并加以采用。在此基础上，本文对 24 秒计时电路进行了适 当的功能扩展。最后，本文对基于电工技术的 24 秒计时器的设计特点，进行了归纳和总结。关键字 ：555 振荡模块 减计数器 译码显示 报警电路目录1. 设计内容及要求 42. 结构设计及方案选择 42.1 原理方框图及设计思路 42.2 方案选择 63. 单元电路设计、参数计算及器件的选择 73.1 脉冲信号电路的设计 73.2 计数电路的设计及选用 93.3 报警电路的设计 103.4 译码显示电路的设计 113.5 外部控制电路的设计（本部分没有在仿真图中仿真） 124. 组装及调试过程 134.1 组装
4、134.2 调试 14调试电路的方法和技巧 14调试中出现的问题及解决方法 155 收获、体会和改进的方法 155.1 心得和体会 155.2 改进方案 16附录 1 176 元器件明细表 177 参考文献 18篮球24秒计时器的设计1. 设计内容及要求1.1设计一个篮球比赛24秒计时器，具备显示24秒计时功能;1.2计时器为递减工作，时间间隔为1S1.3递减到零时发出声光报警1.4设置外部开关，控制计时器的启动、暂停及清零2. 结构设计及方案选择2.1原理方框图及设计思路设计思路：脉冲信号经过递减计数器、译码器、再由数码管显示出来，中间 包括控制电路。图1 ：原理方框图包括秒脉冲发生器、计数
5、器、译码与显示电路、报警电路和控制电路（辅助时序控制电路）等五个部分组成。秒脉冲发生电路递减计时，每隔 1秒钟，计 时器减1。其中计数器和控制电路是系统的主要部分。计数器完成 24秒计时功能，而控制电路完成计数器的直接清零、启动计数器、暂停 /连续计数、译码显 示电路的显示与灭灯等功能。当计时器递减计时到零（既定时时间到）时，显示 器上显示00,同时二极管闪亮，蜂鸣器发声报警。以下为本报告所设计的整体电路（该设计由 MutisimIO仿真）图2：设计原理图以上方案工作原理 : 脉冲信号由 555计时器组成的多谐振荡器为整个电路提供频率为1Hz的方波脉冲信号，在脉冲的输出端接有一 LED用以指示
6、脉冲信号 的发生。方波信号由低位74LS192的CPD端输入电路的计数部分，从而使计数电 路开始工作。74LS192的输出端经过译码电路接数码管，两片 74LS192分别置数 0010和 0100。计数电路的置数端接外部控制电路，当置数端输入低电平时，电 路实现计数功能，此时数码管显示 24，随着 cp 的接入，数码管示数以一秒为单 位递减，当其递减到零时，BO输出低电平触发报警电路，LED发光，蜂鸣器报警 （图中为模拟蜂鸣器报警功能） 。外部控制电路也可以实现使电路的清零的功 能，当芯片的CLR端输入高电平时，计数器实现清零。另：若将图中的二输入与门74LS08更换为三输入与门74LS12同
7、时添加一 控制开关，则可以实现计时电路暂停、开始功能。2.2 方案选择上面的方案是基于十进制加减计数器 74LS192所设计，在计数电路中，也可 以使用其他具有技术功能的集成芯片，例如 74LS161。74LS161是四位同步二进制加计数器，该计数器能同步并行预置数据，具有 清零置数，计数和保持功能，具有进位输出端，可以串接计数器使用。以下是它 的功能表。使用74LS161设计的电路，其余部分与用74LS192设计的电路没有明显不同， 同样使用 555 计时器构成的多谐振荡器作为方波脉冲信号发生器。在设计过程中可以发现，74LS161虽然是加计数器，同样可以实现减计数功 能，但是，必须在其输出
8、端串联大量门电路以实现计数的转换，原理上可行，但 实际操作难以完成，甚至仿真也是很困难的。综合考虑，不选用74LS161作为设CPRdLDENPENT功能X0XXIhl零t10XV同步理数X1101保持（包拈CO的状态）X11X0保 H（co=o）t1111计 数图374LS161功能表3. 单元电路设计、参数计算及器件的选择本报告中所设计的计时器是由脉冲信号发生器、计数器、报警电路、外部控 制电路、译码显示电路等五个部分构成。3.1脉冲信号电路的设计脉冲信号电路可以由555定时器构成的多谐振荡器或者石英晶体振荡器或 者由RC LC RLC振荡电路构成的信号发生装置来实现。由于在本实验中要求相
9、对稳定的频率为 1Hz方波信号输出，综合考虑如下： RC LC RLC构成的震荡电路产生的脉冲信号为正弦波信号，则还需要施密特触 发器来将其转化为方波信号，这样会增加电路的复杂性，不易于操作；而石英晶 体振荡器的固有频率在40kHz以上，只能选用分频电路来实现1Hz的脉冲输出， 分频电路可以选用具有分频功能的 74LS92等集成芯片，这样，不仅提高了设计 的成本，而且提高了电路整体的复杂性和功耗，难以实现。综上，我们选用由 555定时器构成的多谢振荡器作为脉冲信号发生器。如下图，由NE555构成的多谐振振荡器，接通电源后，电容Ci被充电，VC上升，当VC上升到2/3Vcc时，触发器被复位，同时
10、放电 BJTT导通，此时Vo为低 电平，电容C通过R和T放电，使Vc下降，当下降至1/3 Vcc时，触发器又被置 位，V0翻转为高电平。当C放电结束时，T截止，VCc将通过艮和R、Re向电容器充电，VC由1/3Vcc上升到2/3Vcs当Vc上升到2/3Vcc时，触发器又发生翻转，女口 此周而复始，在输出端就得到一个周期性的方波，其频率为：f=1.43/(R i+2R)C。在这里我们选择 268K, G=10uf,只要用一个可变电阻器代替 Ri，并将它调至7K即可输出1HZ达到要求图4 555原理图以及由555构成的多谐震荡器原理图表一：555计时器功能表输入输出阈值输入（V11）触发值（V2）
11、复位（R）输出（Vo）放电管TXX00导通(2/3)V cc(2/3)V cc(1/3)V cc10导通(1/3)V cc1不变不变注：0=低电平，1=高电平3.2计数电路的设计及选用计数电路的功能选用集成芯片来实现。74LS192 是双时钟方式的十进制可编程同步加锁计数器。它采用8421码二 -十进制编码，并具有直接清零、置数、加锁计数功能。脉冲信号接 CPU端可以 实现加计数功能，脉冲信号接CPD端可以实现减计数功能。LD是异步并行置数 控制端（低电平有效）,CO、B0分别是进位、借位输出端（低电平有效）,CR是 异步清除端,DoD3是并 行数据输入端，QAQ0是输出端。74LS192的工
12、作原理是：当/LD =1,CR=0时，若时钟脉冲加入到 CP端，且CP置数=1,则计数器在预置数的基础上完成加计数功能，当加计数到9时,/CO端发出进位下跳变脉冲；若时钟脉冲加入到 CP端，且CP=1,则计数器在预 置数的基础上完成减计数功能，当减计数到 0时，/BO端发出借位下跳变脉冲。由74LS192构成的24递减计数器其预置数为 N=（00100100）8421bc=（24） 10。它的计 数原理是：只有当低位/BO1端发出借位脉冲时，高位计数器才作减计数。当高、 低位计数器处于全零，且 CP为0时，置数端/LD2=0,计数器完成并行置数，在 CP）端的输入时钟脉冲作用下，计数器再次进入
13、下一循环减计数。冬禺冬而而尬叫 冋同冋冋冋ifl9%CPDwCR操作XX00置数1101t0解计数 2. HI 11J LJ Lt 坷PT 0*昭氓pKXXX1图674LS192管脚图以及功能表ruAt. 15VU42J VDtJDHEDCDHEBLUS :6vcc7札$Q8N图7计时电路:亠A - 43 胆G - gD - -泊BOGLEl-CO -A EP iMW -a -L聲佃2口A 吕羽旷口-汕m-GLR - VF D3KS - J74LS1 &2DUSA r .-0u.-上图为两片74LS192级联构成的计数电路，其中右边的 74LS192为低位，通 过借位信号输出端TCD向高位CD
14、俞出脉冲信号。当低位芯片倒计数至零时，TCD 由高电平转为低电平，此时向高位芯片发出借位信号，高位芯片的减计数信号输 入端CD接到信号后，驱动高位芯片开始减计数。当高位芯片减计数至零时，TCD 端则由高电平转化为低电平，再次向高位借位。3.3报警电路的设计题目中要求当计时停止时，电路要有声光报警功能，为此，本设计报告中 选用D触发器触发发光二极管和蜂鸣器工作来实现此功能。根据D触发器的功能，当PRE端输入为低电平时，其输出端 Q输出高电平, 可以利用该高电平直接驱动发光二极管和蜂鸣器报警y ICLE - -述U5A图8D触发器驱动的报警电路图9 发光二极V图io扬声器3.4译码显示电路的设计译码显示电路我们选用74LS48来驱动7段共阴极数码显示管数码显示器可显示系统的运行状态
