《MicroBlaze的那些事儿1：MicroBlaze的体系架构》由会员分享，可在线阅读，更多相关《MicroBlaze的那些事儿1：MicroBlaze的体系架构（9页珍藏版）》请在金锄头文库上搜索。
1、MicroBlaze的那些事儿1: MicroBlaze的体系架构前言：Nios II很多人都知道，是Altera的32位软核，但MicroB/aze知道的人 不多，是对头公司X/7i门x与Nios II大擂台的产品。b/aze”是火焰的意思，可 惜MicroBlaze不如它的名字一样，引起太大的关注。一方面是门x的推广不 力，另一方面是资料太少。也看过icroB/aze和Nios II比较的文章，最后总是 说其实两者难分伯仲，其实主要还是看彳你PGA用哪家公司的，唉，我算倒霉, 自学的是用X/7i门x的芯片，也只好投入MicroB/aze的怀抱，下面就讲讲 MicroB/aze的那些事儿Xi
2、linx公司其实有三个核：Picobalze 8位软核（真的很难用，没有C编译器，编程用汇编，资料超少，具 体见之前我blog文章）MicroBlaze 32位软核（下面文章的主角）PowerPC 32位硬核，只存在于Xilinx高端系列芯片上（Virtex-4和Virtex-5）。当 你见到人家叫PPC时候，千万不要以为是智能手机，其实PowerPC也简称PPC。MicroBlaze的体系结构二ALUDPLBDOPBFPUDXCL MSFSLO. 15Optional MicroB!aze featureFigure 1-1MicroBlaze Core Block DiagramInstr
3、uct! on-side bus interfaceData-side bus interfaceI DXCL_SDLMBMFSL 0.15XCL_MIXCL_SHopb)Memory Management Unit (MMU)ILMBIT LBUTLBDTLBShiftBarrel ShiftMultiplierDividerSpecial Purpose RegistersInstruction BufferInstructionDecodeRegister Fite32 X 32bProgram CounterMicroBlaze V7.0 核心框图要注意MicroBlaze核心框图，M
4、icroBlaze V7.0已经有MMU 了，意味着 MicroBlaze可以运行依赖MMU的操作系统，像Linux、WindowCE等。Data-stdebus interfaceSus/-Program Counter舎, InstructionBufferI IOPB ；Instruction-side bus interfaceInstructionDecadeRegister File32 X 32bAdd/SubShEft/LogicalMultipty(DOPB二 SFSL0.7MFSL0.7Figure 1-1: MicroBEaze Core Block DiagramEDK
5、6.2 的 MicroBlaze 核心框图MicroBlaze的版本号是同EDK的版本号相联系的，我用的EDK 9.2iMicroBlaze版本是v7.0。而从上面框图可以看到EDK6.2的MicroBlaze是没有MMU 的,因此也不能运行Linux,只能运行ucLinux。目前最新版本是MicroBlazev7.20。要使用相关应用，先更新一下EDK的版本（软件安装文件越来越大）。不同版本MicroBlaze的性能特性MicroBlaze 版本V.I.V2v3v4v5v6v7b篩水线级 数瘗瘗瘗爍3- &55&5盪大Itjt.eger P erf.BDMIPS.125 DMIPS125 D
6、MIPS166 DMIPS240 DMIPS240 DMIPS240 DMIPS本地内存0 o r 8 - 64 kB0 o r 8 - 64 kB0 o r 8 - 64 kB0 or：.2 - 1.28 kB0 orj-256 kB0 orj-256 kB0 orj-256 kB桶汞移位 寄存器optionoptionoptionoptionoptionoptionoption硬件乘法 器optionoptionoptionoptionoptionoption协处理接口FSL.FSL.FSL.FSL.FSL.FSL指令和数 据缓存 o r 8 - 64 KB or 8 - 64 KB or
7、 2 - 64 KB or 2- 64 KB or 2- 64 KB or 2- 64 KB54B- 1024E3 utlac.he54B- 1024E3 utlac.he缓存接口/Cache Link.Cache Link.Cache Link.Cache Link.Cache Link:浮点单元single precisionsingle precisionsingle precisionsingle precision33MFLOPS50 MFLOPS50 MFLOPS50 MFLOPS内存管理 单元-Option (MPU orMMU)Full Linn瓷 Support调试接口ROM
8、 monitorJTAG HW.DebugJTAG HW.DebugDebug +T raceDebug +T raceDebug +T raceDebug +T race目标器件觀嘩11Vjrtx IIProVjrtx IIPro融 rtg*S4，黴rt釀石Virtx 5 familyVirtx 5 familySparta riSpartan2ESparta ri.3:Spartan3E:Sparta n； 3- family:Sparta n； 3- family还要注意MicroBlaze支持的器件系列，当然首先是Xilinx的FPGA器件（这 不废话！其实我也不知道NIOS II能不
9、能移植到Xilinx FPGA上来）Sparta n-3E / Sparta n-ll / Sparta n-3 / Sparta n-IIE / Virtex-4 FX /Virtex-4 LX / Virtex-4 SX / Virtex-5 FX / Virtex-5 LX / Virtex-5 SX /Virtex-E / Virtex-II / Virtex-II Pro如果你手上只是CoolRunnerl的CPLD,我建议你尝试一下用PiCObalze作控制。 可以参考我下面文章：PicoBlaze 学习笔记 1 ： PicoBlaze 介绍PicoBlaze 学习笔记 2： Pi
10、coBlaze 结构PicoBlaze学习笔记3： PicoBlaze8位处理器指令集PicoBlaze学习笔记4： PicoBlaze设计方法PicoBlaze学习笔记5： PicoBlaze设计例子（LED闪烁）PicoBlaze学习笔记6：利用pBlazIDE对PicoBlaze汇编（psm）进行仿真PicoBlaze学习笔记7： PicoBlaze学习资料汇总还有一个简便的方法就是用51单片机控制FPGA/CPLD（汗!这是最蠢得办法, 毕竟浪费了 FPGA/CPLD的资源）。当然这样的蠢事我也干过：51 单片机与 FPGA 接口逻辑设计（原仓U）还有一个最最绝的方法，就是加一片ARM
11、7,甚至ARM9,来代替MicroBlaze, 当然我都不知道说什么了。MicroBlaze的总线接口Ttm&r/PWMC/SPIEth机超MACUARTPCI, PC3&CAM!MOSTUSB 2.0Interrupt ControllerVirtex * or Spartan FPGACustomJITAGKWIOOMDOO Ethernet -SDRAWI.,DDFyDCR2 $RAM/FLASHDebugPLBv46G 新疋 lie Parlpheial Controderx GPIOMicroBlazecustom I/O PeripheraEsLocal MemoryMulti P
12、ortMemoryControllerDMAMicroBlaze支持的外设接口示意图CoreConnect是由IBM开发的片上总线通信链，它使多个源的芯片核相互 连接成为一个完整的新芯片成为可能。CoreConnect技术使整合变得更为容易, 而且在标准产品平台设计中处理器、系统以及外围的核可以重复使用，以达到更 高的整体系统性能。MicroBlaze v7.0软核支持的借口标准? A 32-bit version of the PLB V4.6 in terface (see IBMs 128-Bit Processor Local Bus Architectural Specificati
13、ons, Version 4.6).? A 32-bit version of the OPB V2.0 bus in terface (see IBMs 64-Bit On-Chip Peripheral Bus, Architectural Specifications, Version 2.0)?LMB provides simple syn chr onous protocol for efficie nt block RAM tra nsfers? FSL provides a fast non-arbitrated stream ing com muni cati on mecha
14、 nism?XCL provides a fast slave-side arbitrated stream ing in terface betwee n caches and exter nal memory con trollers?Debug in terface for use with the Microprocessor Debug Module (MDM) core?Trace in terface for performa nee an alysisMicroBlaze内部总线结构DPLB: Data in terface, Processor LocalBusDOPB: Data in terface, On-chip Peripheral BusDLMB: Data in terface, Local Memory Bus (BRAM only)IPLB: In structi on in terface, Processor Local BusIOPB: In structio n in terface, On-chip Peripheral Bu
