《EPP总线及试验箱简介》由会员分享，可在线阅读，更多相关《EPP总线及试验箱简介（6页珍藏版）》请在金锄头文库上搜索。
1、本实验板是通过EPP接口与计算机联机的，计算机所有的实验程序都是通过EPP接口来 操作实验板的。因此，理解并掌握EPP接口及其编程方法是所有实验的基础。（一） EPP增强型并行接口简介并行口最初只是为打印输出而设计的，数据流向是单方向的，从PC机到打印机，只有 少数的并行口控制信号能双向传输，这种并行口（现在称之为标准并行口 SPP），速度为50 150Kbps。随着计算机技术的发展，微机的并行口已由原来的只能打印，发展成为了可以在微机与 外设间进行双向、快速交换数据的接口。1992年3月推出了如今的EPP标准（Enhenced Parallel Port ），该标准满足IEEE1284，其传
2、输速率高达500K2Mbps。后来，还推出了 功能更强大的ECP （Ex ten ted Capabili ty Por t）并口协议。本章只讨论EPP协议。表1 1 EPP信号引脚定义引脚EPP信号输入/输出EPP功能描述1nWrite输出读写信号，低写高读29Data07双向双向数据/地址线10Interrupt输入中断请求线，上升沿触发11nWait输入握手信号，低表示开始一个周期，高表示结束一个周期12用户自定义输入按不同外设自定义13用户自定义输入按不同外设自定义14nDataStrobe输出数据选通信号，低表示正在进行数据读写操作15用户自定义输入按不同外设自定义16nReset输
3、出外设复位信号，低有效17nAddressStrobe输出地址选通信号，低表示正在进行地址读写操作18 25GroundGND信号地EPP 协议是一种与标准并行口兼容且能完成双向数据传输的协议。该协议定义的并行口 更象一个开放的总线，给用户提供了强大的功能和更灵活的设计手段。1EPP 信号特性当计算机并口工作于 EPP 模式时，实际上只用了 8 条数据线 Data0-7 和 5 条信号线 nWrite、nWait、nDataStrobe、nAddrStrobe、nReset（ n表示低有效）。EPP 信号引脚的 定义与标准并口的定义有所不同，见表11 所示。2. EPP 端口寄存器EPP 端口
4、对标准并口 SPP 兼容，并又增强定义了新的端口地址，如表12 所示。 （Base 为并口基地址 378H）：表 1 2 EPP 寄存器端口地址端口名称读写Base+0数据端口（SPP）写Base+1状态端口（SPP）读Base+2控制端口（SPP）写Base+3地址端口（EPP）读/写Base+4数据端口（EPP）读/写Base+5未定义(16/32bit Transfer)Base+6未定义(32bit Transfer)Base+7未定义(32bit Transfer)当对基地址端口进行I/O操作时，就如同使用标准并口一样必须由软件程序检测当前状 态以产生必要的控制信号。要同EPP外设通
5、信，就必须从EPP地址端口 Base+3读写地址， 从EPP数据端口 Base+4读写数据。由于计算机并口只有8位数据线，16位或32位数据必 须分成若干字节分别传送。如果设备端口有16位或32位数据线，可以利用Base+5、Base+6 和Base+7三个端口直接完成16位或32位数据传输。3. EPP 时序与标准并口通过软件检测外设状态并产生握手信号不同， EPP 只需对相应端口进行一次 I/O操作，读/写周期即开始，计算机自身产生一系列异步、互锁信号，自动完成握手操作, 避免了程序的复杂性，使得EPP数据传输率接近标准PC内部ISA总线的传输率，典型的EPP 传输速率为500KB/S到2
6、MB/S。EPP 协议定义的并行口提供了四种传送周期：数据写周期、数据读周期、地址写周期和 地址读周期。数据周期一般用于计算机向外设发送命令和控制信号，以及和外设传递数据。 地址周期一般用于传送地址、通道等信息。实际上，数据周期和地址周期并没有那么严格的 界限，可以把地址周期看做另一种数据周期，二者并没有太大的区别。以下是四种周期的时 序图。（1）.数据写周期时序nIO WnW ritenD ateS TBnW aitD ata图 1 1 EPP 数据写周期时序 .程序向EPP的数据端口（BASE+4）发送一个I/O写周期命令。 插入nWrite信号，同时数据出现在数据线上。 .当nWait信
7、号有效，插入数据选通信号nDataSTB。 端口等待来自外设的应答信号（取消nWait信号）。 . 取消 nDataSTB 信号， EPP 周期结束。 插入nWait信号，低电平表明可以开始下一个周期。. 地址写周期时序nIOWnWritenAddrSTBnWaitAddress图 1 2 EPP 地址写周期时序 .程序向EPP的地址端口（BASE+3）发送一个I/O写周期命令。 . 插入 nWrite 信号，同时数据出现在数据线上。 .当nWait信号有效，插入地址选通信号nAddrSTB。 端口等待来自外设的应答信号（取消nWait信号）。 . 取消 nAddrSTB 信号， EPP 周期
8、结束。 插入nWait信号，低电平表明可以开始下一个周期。.数据读周期时序图 13 EPP 数据读周期时序 .程序向EPP数据端口（Base + 4）发送一个I/O读周期命令。 . 当 nWait 信号为低，插入数据选通信号 nDataSTB。 . 端口读取数据。 端口等待来自外设的应答信号（取消nWait信号）。 .EPP数据读周期结束。（4）.地址读周期时序图 1 4 EPP 地址读周期时序 .程序向EPP地址端口(Base + 3)发送一个I/O读周期命令。 . 当 nWait 信号为低，插入数据选通信号 nAddrSTB。 . 端口读取地址。 . 端口等待来自外设的应答信号(取消 nW
9、ait 信号)。 .EPP地址读周期结束。EPP时序规定nDataStrobe (nAddrStrobe)信号在PC检测到nWait有效后才能置低， nDataStrobe (nAddrStrobe)有效又导致nWait信号变高，即通知PC结束该读写周期， nDataStrobe(nAddrStrobe)随后恢复到空闲时的高电平状态。上述信号之间的互锁关系可 通过图15 所示逻辑实现。nD ataS trobenA ddrS trobenW ait图 15 nWait 信号的产生在 EPP1.7 标准中，不必等到 nWait 变低， PC 就可以将 nDataStrobe 或 nAddrStr
10、obe 置低。而EPP1.9标准规定只有当nWait信号有效时数据和地址选通信号才有效。EPP1.7和 EPP1.9都需要nWait信号变高以结束当前周期。通常情况下，默认的都是EPP1.9标准。4. EPP初始化在EPP处于空闲状态时，nDataStrobe、nAddrStrobe、nWrite和nReset信号必须无效即 处于高电平状态。有的PC需要程序在读写EPP之前对并口控制寄存器(BASE+2)相应位(Bit 0、Bitl、Bit3)初始化，即向控制寄存器写入XXXX0100的控制字。而有的并口当其被置 于反向传输模式时，将无法正常实现EPP写周期，需要在使用EPP之前将并口置于正向
11、传输模 式，即清除控制寄存器的第5位Bit5。所以在发生上述情况时，程序在访问EPP数据、地址寄 存器之前需先向控制寄存器写入XX0X0100的控制字。(二)EPP接口与本实验板的连接PC机与整个综合实验系统要实现正常通信，就必须正确实现EPP接口单元与各个实验 电路单元在地址、数据和各种控制信号之间的紧密配合，使信息能够准确无误地转递EPP接口与本综合实验板的连接电路部分如图16所示。图 1 6 EPP 接口与综合实验板连接原理图由于EPP只有8条数据/地址线，而综合实验系统具有8位数据线和8位地址线，因此 只能分时复用EPP数据/地址线。一次读写操作包括一次地址写周期和一次数据读/写周期：
12、 PC先通过EPP输出8位地址并锁存，8位地址在随后进行的数据读写周期内均保持有效。图中ADOAD7为EPP的8位数据/地址线。EPP数据信号为8位双向总线，ADOAD7 通过一个双向数据缓冲器74 LS 245后输出的数据DBODB7作为整个电路板的数据线DBO DB7。利用EPP的nDataStrobe作为74 LS 245的使能信号，在使能有效期间可完成8位数 据的传送。nRead信号用以控制数据传输方向，当nRead为高，PC通过EPP把数据写入电路 板，当nRead为低，PC通过EPP读入实验电路板上的数据。当 ADOAD7 通过锁存器 74LS273 后输出的即为 8 位带锁存的地
13、址。在 nWrite 和 nAddrStrobe共同作用下（两信号相或，即进行一次地址写操作，即可得到8位地址。实验电路的WR信号和RD信号可由nWrite、nRead和nDataStrobe按图1 7所示逻辑 实现。锁存器输出的地址A5A7作为一个74LS138的译码输入信号，译码器输出8个译码地 址 1Y01Y7，其地址分别为：OOH、20H、40H、60H、80H、AOH、COH 和 EOH。Y0 作为第二片 74LS138译码器的译码选通信号，第二片译码器的译码输入信号为AO、Al、A2以及nWrite, 其译码地址分为两组：当nWrite为低电平则输出为四个写地址ADOOADO7,其地址为00H 07H;当nWrite为高电平则输出为四个读地址ADIOADI7，其地址为00H07H。在后面的实 验中大家可以看到，这些地址主要用于对本实验板上的电路进行读写操作的。
