《毕业论文设计基于FPGA的多模式DFATS无线采集节点的硬件平台研究》由会员分享，可在线阅读，更多相关《毕业论文设计基于FPGA的多模式DFATS无线采集节点的硬件平台研究（8页珍藏版）》请在金锄头文库上搜索。
1、基于FPGA的多模式DFATS无线采集节点的硬件平台研究张国义1，王卓2，何春晖3（1西北工业大学现代设计与集成制造技术教育部重点实验室，陕西 西安 710072；2北京神州数码思特奇信息技术股份有限公司，北京 100085；391245部队，辽宁 葫芦岛 125000）摘要：针对数字化柔性装配体系（DFATS）数据采集具体应用，本文采用FPGA器件Cyclone芯片控制A/D转换芯片AD7892-1执行采样控制，在Quartus平台下执行软件编程实现正确的A/D转换的工作时序控制流程，并将采样数据编码。通过射频链路向外传输。关键词：FPGA；A/D转换；VHDL；采样控制 The Hardw
2、arePlatform for FPGA-basedMulti-mode DFATSWirelessCollection NodesGuoyi ZHANG1, Zhuo WANG2, Chunhui HE3(1.The Key Laboratory of Modern Design and Integrated Manufacturing Technology, Ministry of Education, Northwestern Polytechnical University,Xian,710072,China;2.DigitalChina SI-TECH Information Tec
3、hnology Ltd., Beijing,100085,China;3.Peoples Liberation Army, Troop 91245, Huludao,125000,China)Abstract: In this paper, for the practical applications of digital flexible assembly system (DFATS) data collection, a FPGA Cyclone chip was used to control the A/D conversion chip AD7892-1 to perform dat
4、a sampling control, that included executing software programming in the Quartus II Platform to implement the correct timing control of A/D conversion workflow, coding the sampling data, and transmitting the data through the radio ferquency (RF) link. 朗读显示对应的拉丁字符的拼音字典Keywords: FPGA, A/D conversion, V
5、HDL, data sampling control 在传统航空制造中，为了对制造过程进行检测，需要使用大规模由电缆连接在一起的传感器阵列来进行数据探测，传感器造价昂贵且能耗很高。由于数量的限制，这些传感器必须被布放在特定的位置。由于位置复杂，部署和电缆连接的工作非常困难。一般需要专门的走线系统来保证传感器被布放在准确的位置。如果使用成本很低且易于部署的无线传感器网络（WSN）来替代这种由大量昂贵设备构成的探测系统，将节约大量的成本。应用WSN相关技术提高航空器装配制造过程的数据采集能力，保证校准和连接的各个阶段测量到机身各个部分的尺寸，缩短装配时间，提高装配质量，结合自动控制技术可实现大型飞
6、机装配部件位置姿态的精确控制。针对数字化柔性装配体系(Digital Flexible Assembly Technology System, DFATS)具体应用，课题集中研究可以延长装配制造过程WSN数字采集系统生命期和构建通用平台的一些问题，其中包括传感器节点的硬件设计。无线传感器网络WSN体系结构如图1所示，通常包括传感器节点、汇聚节点(sinknode)、外部网络和用户界面。大量传感器节点部署在感知区域(Sensorfield)内部或附近，能够通过组织构成网络，传感器节点将采集到的数据经过单跳路由到汇聚节点，再由汇聚节点通过外部网络把数据传送到处理中心进行集中处理。图 1 无线传感器
7、网络WSN体系结构实现无线传感器节点可以用DSP/FPGA和单片机，但比较而言，FPGA有单片机和DSP不能比拟的优势。相比单片机和DSP，FPGA最大的优势是并行处理，在同一时间处理大量不同的任务，因而在涉及到复杂计算时可把DSP的一些任务卸载到FPGA中处理。FPGA的时钟频率高内部时延小，所有控制逻辑都可由硬件完成，并且速度快，组成方式灵敏，并能够集成外围控制、译码和接口电路。更最首要的是，FPGA能够采用IP内核技术，以议决承袭、共享或购置所需的知识产权内核提高其开发进度。而使用EDA工具举行设计、综合和验证，则可加快设计流程，降低开发风险，缩减了开发周期。效率高并且更能顺应市场。本数
8、据采集系统就是基于 FPGA技术设计的模拟量、数字量采集与处置系统。FPGA的端口多，且能够自由编程、支配、定义其功用，可以配以verilogHDL言语以及芯片自带的可定制模块。同时FPGA能够利用并行结构在单个时钟周期内完成复杂算法，从而显著提高产品性能、成本、功耗、灵活性、上市时间以及产品寿命。1 采集节点硬件平台总体设计在无线应用中，Altera Cyclone III FPGA的低功耗、高密度和充足的DSP功能使设计人员可以实现无线微基站的数字IF和基带功能等。在软件无线电(SDR)应用中，Cyclone III在单个器件中集成了SDR信号处理，静态功耗低于0.5W。可看出一个显著的变
9、化是，低成本FPGA在这些应用领域开始“代行”部分DSP职能。使用FPGA器件可以大大缩短无线采集设备的研制周期，减少开发成本，同时还可以很方便地对设计进行在线修改，因此FPGA在采集设备中有很广泛的应用。课题搭建一个多参数测量系统的数据处理平台，在FPGA中嵌入一个32位Nios II软核处理器，用于控制数据的传输、存储。主要完成了此数据处理平台硬件系统的定制及编写相应程序，以控制数据的采集、存储及显示。采用Nios II处理器为核心进行设计，可以将全部的接口电路集成在同一片FPGA上，结构简单同时，利用Nios II软核可在线配置的优点，通过软件编程改变FPGA的内部结构即可迅速、方便地实
10、现系统性能的扩展、升级，大大缩短了系统的开发周期，提高了性价比。多参数测量系统的总体设计，一个完整的参数检测系统结构可分为三部分:前端检测电路、接口部分、数据处理平台，分别完成信号的采集、传输和信号的处理功能。图 2 无线传感器节点硬件平台FPGA内部资源划分为四大部分，如图2所示。FPGA逻辑运算中心。用来接收其它各部分的数据，并按照程序中设定的方案对所收到的数据进行相应的分析和处理。包括：对接收来自串口数字量的各种信息数据；接收A/D采样来的数据，对数据进行各种处理，如求其有效值，进行FFT分析等。A/D控制单元。主要负责控制外部A/D芯片和多路开关的选通时序，以及实现对A/D采要过程的合
11、理控制。因为，在FPGA芯片内部，不像在单片机内部那样有丰富的外设控制资源供用户使用，要用FPGA来控制A/D采样过程的动作，必须用软件来模拟实现各种A/D控制资源。利用这些自设定的A/D控制管理资源，配以合理的软件控制时序，才能保证采样过程的顺利进行。数字量监测控制单元。负责串口数字量的状态数据的采集（如从三坐标测量仪串口和激光测距仪串口输出）。这一部分同样也需要用软件来模拟实现各种对数字量的管理控制，只有配备较完备的外设控制管理单元，整个数字量的管理控制才能正确合理地进行。FPGA接口逻辑控制单元。在FPGA内部设计了FPGA模块与无线通讯的接口单元，这占去了一定的内部资源，系统将信息通过
12、无线传输方式将节点采集到的数据编码传输到汇聚节点。2 数据采集处理单元利用FPGA具有扩展灵活，可实现片上系统(SoC)，同时具有多种IP核可供使用等优点，设计了能够控制多路模拟开关、A/D转换、快速数据处理与传输、误差校正、传感器补偿的智能传感器系统；同时将传感器与数据采集处理控制系统集成在一起，使系统更加紧凑，提高了系统适应工业现场的能力。FPGA芯片 选用Altera的CycloneEP2C5，其逻辑单元有4608个LE，26个M4K RAM块，142个用户I/O引脚。A/D转换器 选择内含采样保持器的12位A/D转换器AD7892-1。图 3 传感器模块硬件结构设计系统中A/D转换器A
13、D7892-1采用独立工作模式，其控制引脚设置为：CE和12/8接高电平；CS和A0接低电平。此时，AD7892-1设置为12位A/D转换，12位数据输出，其转换完全由R/C控制，如图3所示。当R/C=O时，启动12位A/D转换；当A/D转换结束时，状态信号STS=0，否则STS=1；当R/C=1时，读取12位A/D转换数据。R/C信号由FPGA芯片的DAS_RC控制。整个系统由基于FPGA的片上系统(SoC)控制。其中，FPGA芯片中的DAS_STS，DAS_RC，DAS_IN，DAS_A引脚为用户定制逻辑，即DAS控制单元的外部接口，用于控制AD7892-1的工作时序转换和AD7502的通
14、道选择。3 处理器模块SoC结构的实现SoPC设计由CPU、存储器接口、标准外设和用户定制逻辑单元模块等组件构成。Altera的SoPCBuilder工具提供了大量IP核可供调用，可以很方便地在单片FPGA芯片上配置嵌入Nois处理器软核、片上RAM和RS 232控制器、扩展片外存储器、用户定制逻辑单元，同时自动地为系统的每个外设分配地址、连接系统总线，确定设备优先级，其内部结构如图4所示。图 4 FPGA内部功能框图的实现在细致分析系统的特点后，我们决定选择专门针对SOPC应用的Altera Excalibur开发套件。开发套件包括以下部分：l Nios处理器以及外围接口；l Quartus
15、 II开发软件；l GNDUro编译器；l 相关的开发例程。我们使用集成在 QuartusII中的SOPC Builder工具来配置生成片上系统。SOPC Builder是一个功能强大的基于图形界面的片上系统的定义和定制工具，可以在短时间内完成用户定制的SOPC设计。根据应用的需要，从SOPC Builder库中选择IP模块、存储器、外围接口和处理器，并且配置生成一个高集成度的SOPC系统，因而选取以下一些模块组成片上系统：Nios 32bit CPU、Boot Monitor ROM、Communication UART、debugging UART、Timer、Button PIO、Use
16、r PIO、LCD PIO、LED PIO、DMA、SPI、Seven Segment PIO、External RAM Bus（Avalon TriState Bridge）、External RAM Interface、External Flash Interface。同时，SOPC Builder自动产生一些必需的仲裁逻辑来协调系统中以上各个部件的工作，我们将系统的工作频率设为33MHz。定制完片上系统的硬件后，SOPC Builder还为编写操作这些片上硬件的软件代码提供了一个软件开发环境，这个软件环境包括语言头文件、外围接口的驱动以及实时操作系统的内核，极大地方便了软件的开发。系统实现重点是：在CycloneEP2C5 FPGA中，使用VHDL编写控制信号驱动ADC，并且协调两者的工作；设计与nRF2401接口逻辑，
