《加减法运算电路课程设计说明书.doc》由会员分享，可在线阅读，更多相关《加减法运算电路课程设计说明书.doc（6页珍藏版）》请在金锄头文库上搜索。
1、 目录1 课程设计目的.3 2 课程设计设计和要求.32.1 设计内容 32.2 设计要求 33 设计方案 .33.1 设计思路 .33.2 工作原理及硬件框图.33.3 硬件电路原理图.53.4 PCB版图设计 .64 课程设计总结.65 参考文献 .71、课程设计目的 （1）掌握电子电路的一般设计方法和设计流程；（2）学习使用PROTEL软件绘制电路原理图及印刷板图；（3） 掌握应用EWB对所设计的电路进行仿真，通过仿真结果验证设计的正确性。2、课程设计内容和要求：2.1、设计内容 设计加/减法运算电路，具体要求如下:（1） 设计寄存器单元； （2） 设计全加器单元；（3） 设计7487(
2、或74LS87)互补器单元。2.2、设计要求（1） 课程设计说明书；（2） 电路原理图和印刷板图；（3）仿真图形和仿真结果。3、设计方案3.1、设计思路 在二进制加减法运算电路中，为了减少硬件的复杂性，减法基本是通过加法来实现的。所以要实现减法的运算，就需要求出减数的反码（即减数中的1变成0，0变成1），在反码的基础上，再加1，成为补码。将补码和被减数相加，即得到运算结果。因此，在设计电路时，需要用到74LS87互补器单元来求减数的反码。 选用一个寄存器74LS175作为全加器74LS283被加数或被减数的输入，用另一个74LS175作为74LS87的输入，将74LS87的输出作为全加器74L
3、S283加数或减数的输入，74LS283的输出结果即是加法或减法的运算结果。例如：3.2、工作原理及硬件框图（1）74LS175简介寄存器74LS175的逻辑图如图-1所示 图1 74LS175逻辑管脚图其逻辑功能是一个CLK时钟信号的到来，促使输入端D1、D2、D3、D4的数据依次传输到输出端Q1、Q2、Q3、Q4。在74LS175的输出端还有非门的输出，在本设计中不会被用到。（2）74LS283简介 全加器74LS283的逻辑图如图-2所示 图2 74LS283逻辑管脚图 全加器74LS283的逻辑功能是将输入端口A1A4、B1B4的输入数据作为二进制的数码进行相加，并把运算的结果在输出端
4、口S1S4输出。C4是来至低位的进位，而CO是高位进位的输出。（3）74LS87简介 互补器74LS87的逻辑管脚图如图-3所示 图3 74LS87逻辑管脚图 互补器74LS87的工作由控制端B、C来控制。当B、C控制端都为低电平时，四位二进制A1A2A3A4数将以其反码形式在Q1Q2Q3Q4上输出；当B为低电平，C为高电平时，四位二进制A1A2A3A4数将以其原码在Q1Q2Q3Q4上输出。3.3、硬件电路原理图硬件的电路原理图如图-4所示74LS87反向器74LS283全加器74LS175寄存器74LS175寄存器 图4 硬件电路原理图硬件电路工作原理： 将待加减的数据先送入到寄存器74LS
5、175存储起来，把数A在寄存器U1的D4D3D2D1上储存起来,把数B在寄存器U2的D4D3D2D1上储存起来。当时钟信号到来时，寄存器U1、U2分别把数A、B输出。当74LS87的控制端B、C都为低电平时，电路进行的是减法运算；当B为低电平，C为高电平时，电路进行的是加法运算。 但是请注意，在进行减法运算时，结果是以补码的形式在输出。另外，在全加器74LS283上的高位输出端CO实际上时数的符号标识，即当CO为1时，表示的正数，当CO为0时，表示的是负数。3.4、PCB版图设计 PCB版图设计如图-5 图5 PCB版图4、课程设计总结从做课程设计以来，每天都是很充实的。从拿到题开始，每天都是
6、在查阅资料，学习软件。从做课程设计的过程中，加强了已经学到的关于电路、数电的知识，同时也学到了其他很多新的东西。比如在做电路版图时，需要用到PROTEL软件，在以前的学习中，是很少被涉及的，对其应用也不是很熟练。这次却使用了很多，同时也学到了很多关于PROTEL软件的新东西。另外，在前期的设计过程中，是会遇见很多问题的，有时也会是沮丧的。当然，在沮丧过后，是更大的动力去解决问题。通过努力，问题被解决了，也了解了更多新的知识。5、参考文献童诗白模拟电子技术基础北京：高等教育出版社，2002张建华数字电子技术北京：机械工业出版社，2004陈汝全电子技术常用器件应用手册北京：机械工业出版社，2005毕满清电子技术实验与课程设计北京：机械工业出版社，2005潘永雄电子线路CAD实用教程西安：西安电子科技大学出版社，2002张亚华电子电路计算机辅助分析和辅助设计北京：航空工业出版社，20046
