微机原理考试题目及知识点整理

《微机原理考试题目及知识点整理》由会员分享，可在线阅读，更多相关《微机原理考试题目及知识点整理（15页珍藏版）》请在金锄头文库上搜索。

1、填空题1、8086CPU内部按功能可分为？总线接口单元？和？执行单元？两个独立单元。它们各自的主要功能是 负责CPU对存储器和外设的访问？和？负责指令的译码、执行和数据的运算？。p17、p182、CPU总线包，含三种不同功能的总线，双向的有？数据总线？和？控制总线？单向的有？地址总线？。其中？_地 址总线？的位数决定了 CPU可以直接寻址的内存范围。比如，8088CPU有20 ?根数据总线,？根地址总线，所 以，其最大内存容量？ 1MB?。p6 字节编址3、10/M、WR和RD这三个信号构成了微机系统的基本控制信号，组合后可形成四种基本的总线控制，即?存储 器读？、?存储器写？、? I/O读？

2、和？ I/O写？。p964、在最小组态下，8086CPU地址总线是由4片地址锁存器进行锁存和驱动，其数据总线采用4片数据总线收发 器，以增加数据总线的驱动能力。/8086地址线为20位，数据线为16位，地址锁存器与数据总线收发器均为8位。5、 80386CPU对存储器的管理分为分段和分页管理机制，分段管理是将?逻辑地址？?转换为？线性地址？；分页 管理是将？线性地址？转换为物理地址 。6、 CPU对外设的输入/输出操作实际上就是对I/O接口中各端口的 读/写 操作。7、 当CPU进行 读 操作时，外部数据通过数据总线送往CPU；当CPU进行 写 操作时,CPU数据输出到主存 或外设。8、衡量微

3、处理器的性能指标最主要是主频和字长。主频：微处理器的时钟频率；字长：微处理器单位时间内的处理位数。9、 8086的中断系统中硬件中断分为两类：一类是 不可屏蔽中断，其是通过CPU的NMI引脚进入的；另一 类是可屏蔽中断，其是诵过CPU的INTR引脚进入的。p9710、接口技术是专门研究_处理器_和_外部设备_之间的数据传送方式、接口电路的工作原理和使用方法的。11、8086的中断系统以位于内存0段的000 H3FF H 区域的中断向量表为基础，中断向量表中最多可容纳56个中断向量，这些中断对应的中断类型号为0255。p156知识点整理1. CPU的读写操作、微处理器的性能指标：参考填空题6、7

4、、8。第一个周期T】TiTg第二个周期Ti T2 T. T4LTUTUTln2. 中断响应中两个总线周期。p160CLK-ALE JCPU响应周期LOCK _INTA -第一个前保持为高电平SP/EN CASCAS,INT 一主要是对于时序图的理解，熟悉书中160页内容，理解两个总线周期的作用。第一个周期8259A收到外设的中断请求（IR0IR7）,分析请求并向CPU请求中断（INT）, CPU做出响应（INTA*）, 锁住总线（LOCK*），8259A在级联方式时选择从片（CAS0CAS2，输出被响应中断的从8259A的编码）； 第二个周期CPU发出第二个响应（INTA*）, 8259A把中

5、断向量号送上数据总线（D0D7）, CPU利用向量号执 行中断程序。主要理解其中“4）8259A收到第一个INTA有效信号后，使最高优先权的ISR置位，对应的IRR复位”即进入 中断服务状态，“5）8259A在收到第二个INTA有效时，把中断向量号送上数据总线，供CPU读取”即让CPU 处理中断。补充：关于中断还可能会考查关于中断级联的问答题，要求画出连接：3. 三大总线，DB和AB决定什么。p7微机三大总线包括地址总线、数据总线和控制总线，是微处理器与存储器与I/O接口之间信息传输的通路。地址总线（AB）:由微处理器向外设的单向总线，用以传输微处理器将要访问的外设的地址信息。地址线的数量决定

6、了系统直接寻址空间的大小。数据总线（DB）:微处理器与外设间数据传输线，为双向总线。读操作时，外设将数据输入微处理器，写操作 时，微处理器将数据输出外设。数据线的数量决定了一次可传输数据的位数。控制总线（CB）:双向总线，用于协调系统中个部件的操作，有些信号线将微处理器的控制信号或状态信号送 往外界，有些信号线将外界的请求或联络信号送往微处理器。控制总线决定总线功能强弱与适应性的好坏。4. DMA及相关。其传送过程涉及的信号。p140、p151、p189p193直接存储器存取DMA是一种外设与存储器之间直接传输数据的方法，适用于需要数据高速大量传送的场合。DMA数据传送利用DMA控制器进行控制

7、，不需要CPU直接参与。传送过程涉及的信号（参考p189p190）：请求和响应信号：总线请求HRQ与总线响应HLDA （用以获取总线控制权）、通道请求DREQ0DREQ3和通道响应 DACK0DACK3；传送控制信号：地址选通ADSTB和地址允许AEN （锁存和发送地址）、地址线A0A7和数据线DB0DB7 （在传送期间分别用于输出低8位与高8位存储器地址）、存储器读MEMR*、存储器写MEMW*、I/O读IOR*、I/O写 IOW*。5. 8237控制下进行“存储器读写传送对应有效信号、两个周期。DMA读：把数据从存储器传送到外设。MEMR*有效从存储器读数据，IOW*有效把数据写入外设;D

8、MA写：把外设输入的数据写入存储器。IOR*有效从外设输入数据，MEMW*有效把数据写入存储器。 空闲周期：复位后及没有DMA请求则处于空闲周期，8237A作为从设备受微处理器控制，在此周期8237A始 终执行Si状态。DMA传送时序图:HLDAAEMADSTIJITL_nMEMR IOR).iiaanaa.CLKDREQ JnHRQ DB0DByA厂内DACK两个周期:IOW (MEMW)有效周期：8237A在Si状态采样到DMA请求则进入有效周期，8237A作为主控芯片控制DMA传送操作。6. 8253计数器位数及写控制字时A0、A1的状态。p177每一个计数器通道有一个16位减法计数器。

9、写控制字时AO、A1的状态为1、1,即高电平。CS* A1 A0I/O地址读操作RD*写操作WR*0 0 040H读计数器0写计数器00 0 141H读计数器1写计数器10 1042H读计数器2写计数器20 1143H无操作写控制字7. 8255A 控制字、分组、工作方式、端口位数。 p203控制字包括方式控制字及端口 C置位/复位控制字，参考书p208p209。分组：3个数据端口分为两组进行控制，A组控制端口 A（PAOPA7）和端口 C的上（高）半部分（PC4PC7）； B组控制端口 B和端口 C的下（低）半部分（PC0PC3）。工作方式：有 3 种工作方式：方式 0、方式 1 和方式 2

10、，参考书 p204p207。方式0基本输入输出方式，主要用于无条件传送和查询方式的接口电路， 3个端口均可工作在此方式； 方式1选通输入输出方式，主要用于程序查询和中断方式的接口电路，端口A和B可工作在此方式； 方式2双向选通传送方式，适用于与双向传送数据的外设及程序查询和中断方式的接口电路，只有端口 A 可工作在此方式。端口位数：均为 8 位，注意 C 端口分上下。8. 8259 初始化命令字约定及确定使用哪个操作命令字。 p163、 p167初始化命令字必须按照ICW1ICW4的顺序写入。ICW1 （初始化字）和ICW2 （中断向量字）必须写；ICW3 （级联命令字）由ICW1的SNGL

11、（D1,决定是否级联）决定，SNGL=1则不需写ICW3，SNGL=O则需 写入ICW3； ICW4 （中断方式字）由ICW1的IC4 （D0）决定，为1要写，为0则不写。操作命令字的确定（参考书中p167的例子）：mov al,0ah;0AH=00001010Bout 20h,alnopin al,20h看端口地址，20h为偶地址则A0=0，那么输出的命令字有ICW1、OCW2和OCW3 （参考p159）,再看命 令字内容，ICW的D4固定为1,排除；OCW2的D4D3固定为00,排除；所以为OCW3。那么读了哪些内容？ D2D1D0=010，所以是读了 IRR的内容（参考p166表75 ）

12、。如果为奇地址如何区分？奇地址输出的命令字有ICW2、ICW3、ICW4和0CW1，根本区分不出来，所以应 该不考。9. 同步异步的传输单位。 p234异步通信以字符为传输单位，同步通信以帧为传输单位。10. CS 作用、串行接口的典型结构。 p239CS 为片选信号，用以选中芯片，只有当一个芯片的片选信号有效时，微处理器才能对此芯片进行数据的 输入输出。串行接口的典型结构参考书中p239p240。主要是发送/接收的保持/移位寄存器组成的双缓冲结构对串/ 并数据的转换以及如何实现串行数据的发送与接收。串行数据的发送：来自CPU的并行数据存放在发送保存寄存器中，发送时数据进入发送移位寄存器，加

13、入起始位、校验位和停止位逐位输出（串行数据）。串行数据的接收：接收到的串行数据在接收移位寄存器中去除起始位、校验位和停止位转换成并行数据， 接收完一个字符后送入接收数据缓冲寄存器。11. 高速缓存主要解决的问题。缓存数据，主要解决CPU与存储器之间速度不匹配的问题，以提高处理效率。12. 接口技术研究的问题。CPU和I/O设备之间传送的信息。三种技术，编址方式。p134、p136、p140接口技术研究的问题：外设在工作原理、驱动方式、信息格式以及工作速度方面彼此差别大，不能与CPU 直接相连，必须经过转换电路即I/O接口。传送的信息：数据信息、状态信息和控制信息。 数据传送方式（三种技术）：程

14、序方式（分为无条件传送与中断传送）、中断方式与 DMA 方式。 p140 编址方式：I/O端口与存储器地址独立编址、I/O端口与存储器地址统一编址及I/O地址译码。13. 计算存储芯片构成存储系统。 p110芯片的存储容量=存储单元数X每个存储单元的数据位数=2mXNM为地址信号（地址线数量），可以区别2m个存储单元，N为每个存储单元保存的数据位数。 可参考书中 p111 的例子。14. 中断分类相关。 p153参考书中p153，除了分类还可以了解中断是如何产生的，以及对应的标志位。 内部中断（软件中断）：除法错中断、指令中断、溢出中断、单步中断。 外部中断（硬件中断）：非屏蔽中断、可屏蔽中断

15、。15. 结合引脚的总线四种操作组合。 p96总线操作信号IO/M*WR*RD*存储器读MEMR*低高低存储器与MEMW*低低高I/O读IOR*高高低I/O写IOW*高低高16. 分时复用技术。 p95同一引脚在不同时刻具有不同的功能，优点是可以减少对外引脚的个数。常见的是地址总线和数据总线的复用，在不同的时钟周期输出不同的数据（参考书中p95）。17. 为何需要接口电路：参考知识点 12.18. 8088 的逻辑结构。参考 p18 的图 2-2 及上下文。主要是理解总线接口单元及执行单元的作用，分别执行哪些操作。地址加法器的作用（p23）：将逻辑地址中的16位段地址左移二进制4位（相当于在段基址最低位后添4 个“0”），然后与偏移地址相加获得20 位物理地址，以进行寻址。19. 中断相关、中断向量、中断向量号计算。 p156中断相关参考知识点14，对于中断向量可