《时序逻辑复习》由会员分享，可在线阅读，更多相关《时序逻辑复习（8页珍藏版）》请在金锄头文库上搜索。
1、时序逻辑基本概念：锁存器和触发器的概念和区别 各种触发器的特征方程，约束条件等。 时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。时序逻辑电路设计一、序列检测器题型 1. 见书中例题和习题 题型 2.例1.用D触发器设计一个0110序列检测器，X为序列输入，Z为检测输出，其关系如下。X：1011010110110Z：0000100001000(1)、设 S0：输入 1, S：输入 0, S2:输入 01, S3:输入 011, S4：输入 01101/02*S4与S0等价，状态图如上。(2)、列状态转换真值
2、表及驱动表每填对 1 格给 1 分XQ1nQnnQ1n+1Qnn+1D1D0Z0000101000101010010010100110000110000000101101001101111011100000求驱动方程及输出方程，每个方程D1 二X （Q1 Q0）Do 二 Q1Q0 + x QZ 二 XQ1Q0电路图z例2. 用D触发器设计一个“ 1010”序列检测器，要求用一个输出信号来表示检测结果。 提示：电路输入：10101010电路输出：00010101二、计数器设计题型1。用D触发器设计一个模4正向格雷码计数器。提示：计数方式： 00, 01, 11, 10, 00, 01, 11,
3、10题型2. 用 74161 设计计数器 见书中例题和课后习题 例 1 试用 74161 设计一个同步十进制计数器，要求采用两种不同的方法。第一种方案：设从Q 3 Q 2 Q 1 Q 0 = 0000状态开始计数，反馈归零法由第二种方案：利用后10个状态01101111 ,(a)用前十个有效状态(b) 用后十个有效状态三、其他例 1 试用负边沿 D 触发器设计一个同步时序电路，其状态转换图如图 a 所示，S0，S1，S2 的编码如图 b 所示。XQQZQ +1Q n+100”0000001010010000011ddd100001101001110100111ddd,Do = XQ有自启动能力
4、Z = XQ, D1 = XQ0自启动能力：时序电路分析题例 1 分析以下电路，说明电路功能。1）、1=Q0J 二 Q K 二 K 二 10 1 ， 0 12）、Qm+1二 Q0 Q1n、Qin QonQ严Q0n+10010010010011100Q0 n+1二 Q1Q0n3）、Z = X Q2 Q1 + X Q2 Q1J2 = K2 = X QiJ1 = K1 = 1这是一个模 4 可逆的计数器，其特点是：当 X = 0 时，计数器从 “0”起正向计数，从“3”回到“0”时，输出高电平，表示有 进位；当 X = 1 时，计数器从“3”起反向计数，从“0”回到“3”时，输出高电平， 表示有借位
5、。例 3 一计数器如图所示。分析计数器是几进制计数器，并画出波形图。初态为 000。（18 分）J = Q , K = Q , J = Q , K = Q , J = 1, K = Q2 1 2 1 1 2 1 0 0 0 2Q2n+1J Q +K Q =QQ +QQ =Q2 2 2 2 1 2 1 2 1Qin+1=J1 Q1 + K iQi = Q2 Qi+ QiQ0Qo+10+ Q2 QQ Q QQ n+1 Q n+1 Q n+12 1 02 1 00 0 00 1 10 0 10 1 10 1 01 0 10 1 11 1 11 0 00 0 11 0 10 0 01 1 01 0 11 1 11 1 0模5计数器分析如下时序电路，写出驱动方程、输出方程、状态方程、列 出状态转换表、画出状态转换图。
