《《积体电路原理与设计》重点内容总结.docx》由会员分享，可在线阅读，更多相关《《积体电路原理与设计》重点内容总结.docx（9页珍藏版）》请在金锄头文库上搜索。
1、 积体电路原理与设计重点内容总结 第一章绪论 摩尔定律：(p4) 整合度大约是每18个月翻一番或者整合度每三年4倍的增长规律就是世界上公认的摩尔定律。 整合度提高缘由： 一是特徵尺寸不断缩小，大约每三年缩小”, ”altimg”: ”d21848cdd835abcb491be1f151e9b6c6.png”, ”w”: ”26”, ”h”: ”29”倍；二是晶片面积不断增大，大约每三年增大1.5倍；三是器件和电路结构的不断改进。 等比例缩小定律：(种类优缺点)(p7-8) 1.恆定电场等比例缩小规律（简称ce定律） a.器件的全部尺寸都等比例缩小k倍，电源电压也要缩小k倍，衬底掺杂浓度增大k倍
2、，保证器件内部的电场不变。 b.整合度提高k2倍，速度提高k倍，功耗降低k2倍。 c.改变电源电压标準，使用不便利。阈值电压降低，增加了洩漏功耗。 2.恆定电压等比例缩小规律（简称cv定律） a.保持电源电压和阈值电压不变，器件的全部几何尺寸都缩小k倍，衬底掺杂浓度增加k2倍。 b.整合度提高k2倍，速度提高k2倍。 c.功耗增大k倍。内部电场强度增大，载流子漂移速度饱和，限制器件驱动电流的增加。 3.準恆定电场等比例缩小规则(qce) 器件尺寸将缩小k倍，衬底掺杂浓度增加k（1晶向的硅片，因为这种硅介面态密度低，缺陷少，迁移率高，有利于提高器件效能。 2、製作n阱 首先，对原始硅片进行热氧化
3、，形成初始氧化层作为阱区注入的掩蔽层。然后，根据n阱的版图进行光刻和刻蚀，在氧化层上开出n阱区视窗。通过注磷在视窗下形成n阱，注入后要进行高温退火，又叫阱区推进，一方面使杂质启用，另一方面使注入杂质达到肯定的深度分布。 3、场区氧化 首先，在硅片上用热生长方法形成一薄层sio2作为缓冲层，它的作用是减少硅和氮化硅之间的应力。然后澱积氮化硅，它的作用是作为场区氧化的掩蔽膜，一方面因为氧或水汽通过氮化硅层的扩散速度极慢，这就有效地阻挡了氧到达硅外表；另一方面氮化硅本身的氧化速度极慢，只相当于硅氧化速度的1/25。通过光刻和刻蚀去掉场区的氮化硅和缓冲的二氧化硅。 接下来进行热氧化，由于有源区有氮化硅
4、保护，不会被氧化，只在场区通过氧和硅起反应生成二氧化硅。 4、製作硅栅 目前mos电晶体大多采纳高掺杂的多晶硅作为栅电极，简称硅栅。硅栅工艺实现了栅和源、漏区自对準，减少了栅-源和栅-漏的覆盖长度，从而减小了寄生电容。硅栅工艺也叫自对準工艺。 5、形成源、漏区 6、形成金属互连线 p阱：鸟嘴效应：(p23) 在场区氧化过程中，氧也会通过氮化硅边缘向有源区侵蚀，在有源区边缘形成氧化层，伸进有源区的这局部氧化层被形象地称为鸟嘴，它使实际的有源区面积比版图设计的面积缩小。 闩锁效应：(p27) 闩锁效应是cmos积体电路存在一种寄生电路的效应，它会导致vdd和vss短路，使得晶片损毁。在cmos晶片
5、中，在电源和地线之间由于寄生的pnp和npn双极型bjt相互影响而产生的低阻抗通路，它的存在会使电源和地之间产生大电流，从而破坏晶片或者引起系统错误。 如图所示，假如外界噪声或其他干扰使vout高于vdd或低于0，则引起寄生双极型电晶体q3或q4导通，而q3或q4导通又为q1和q2供应了基极电流，并通过rw或rs使q1或q2的发射结正偏，导致q1或q2导通。由于q1和q2穿插耦合形成正反馈迴路，一旦其中有一个电晶体导通，电流将在q1和q2之间迴圈放大。若q1和q2的电流增益乘积大于1，将使电流不断加大，最终导致电源和地之间形成极大的电流，并使电源和地之间锁定在一个很低的电压（von+vces）
6、，这就是闩锁效应。 一旦发生闩锁效应可能造成电路永久性破坏，可以採取以下主要措施防止闩锁效应： (1)减小阱区和衬底的寄生电阻rw和rs，这样可以减小寄生双极电晶体发射结的正向偏压，防止q1和q2导通。在版图设计中合理安排n阱接vdd和p型衬底接地的引线孔，减小寄生双极电晶体基极到阱或衬底引出端的距离。(2)降低寄生双极电晶体的增益。 (3)使衬底加反向偏压。(4)加保护环，保护环起到减弱寄生npn电晶体和寄生pnp电晶体之间的耦合作用。(5)用外延衬底。 (6)採用soicmos技术是消退闩锁效应的最有效途径。 第四章数字积体电路的根本单元电路 cmos反向器： 构成： cmos反相器的电路
7、构成，是由一个增强型n沟mos管作为输入管和由一个增强型p沟mos管作为负载管，且两栅极短接作为输入端，两漏极短接作为输出端，n管源极接地，p管源极接电源电压vdd，这就构成了两管功能上的互补。 工作原理： 如图所示的cmos反相器电路结构示意图 分析其工作过程如下： vi=“0”时：vgsn=0，vgsp=-vdd p管导通，n管截止vo=“1”=vdd vi=“1”时：vgsn=vi，vgsp=0 n管导通，p管截止vo=“0”（=0v） 即：voh-vol=vdd最大逻辑摆幅， 且输出摆幅与p、n管w/l无关（无比电路）。 直流电压传输特性： 瞬态特性： 传输延迟时间、负载电容、最高频率
8、。 直流噪声容限： 允许的输入电平变化範围。 开门电平： 电路允许的输入高电平的下限 关门电平： 电路允许的输入低电平的上限 上升时间： 输出从0.1vdd上升到0.9vdd所需要的时间 下降时间： 输出从0.9vdd下降到0.1vdd所需要的时间 输出从高向低转换的传输延迟时间： 从输入讯号上升边的50%到输出讯号下降边的50%所经过的延迟时间。tphl 输出从低向高转换的传输延迟时间： 从输入讯号下降边的50%到输出讯号上升边的50%所经过的延迟时间。tplh 电路的平均传输延迟时间_=frac_+_”, ”altimg”: ”ff4f01b785a35a93c6c87ee2c146482
9、f.png”, ”w”: ”119”, ”h”: ”46”, ”omath”: ”tp=tphl+tplh2” cmos反相器的设计：（p230-231） 设计一个cmos反相器，要求驱动1pf负载电容时上升时间和下降时间不超过0.5ns。採用0.6um工艺，vdd=5v，vtn=0.8v，vtp=-0.9v， =u_c_=12010a/v, k_=u_c_=6010a/v“, ”altimg”: ”33109bdbeb6034265b98f1f6ecd4521d.png”, ”w”: ”491”, ”h”: ”31”。 =_frac0.1)+frac)ln(frac)”, ”altimg”:
10、 ”8652b0dc82dc28de05ab9b3d9adfaf50. png”, ”w”: ”373”, ”h”: ”53” =_frac0.1)+frac)ln(frac)”, ”altimg”: ”9cb1fdc9fdbd3cca52e51c0416d7f7d4. png”, ”w”: ”376”, ”h”: ”53” 解：由=frac=0.18 ”, ”altimg”: ”bf81360cab7ca1537416a22bc4df166b.png”, ”w”: ”163”, ”h”: ”49”代入=_frac0.1)+frac)ln(frac)”, ”altimg”: ”8652b0dc
11、82dc28de05ab9b3d9adfaf50. png”, ”w”: ”373”, ”h”: ”53”得 =1.78_”, ”altimg”: ”3eafdedbd8db4874d2d5ba264a1f9f71.png”, ”w”: ”96”, ”h”: ”23” 因为=0.5ns”, ”altimg”: ”70a8a065b9823294dc1b04dc162ac0d0. png”, ”w”: ”85”, ”h”: ”23”，所以=0. 28ns”, ”altimg”: ”b642c00d88b866dc42c1198c0d410d87.png”, ”w”: ”101”, ”h”: ”2
12、3” 又根据=fracv_, c_=1pf”, ”altimg”: ”d1d176d015f2342b92ed368002cceb87.png”, ”w”: ”201”, ”h”: ”49”，由于外部负载电容很大可以忽视输出节点pn结电容，得到=7.1410a/v”, ”altimg”: ”0906bf6beb22b8988aa31b34f44a2035.png”, ”w”: ”187”, ”h”: ”28” )_=frac=frac=23.8“, ”altimg”: ”f4a41bdd4091a8f502831fbbfec10ba2. png”, ”w”: ”309”, ”h”: ”57”
13、同理可得， )_=frac=frac=11.5“, ”altimg”: ”6b66975f9a56e6da163f64a177342b4f. png”, ”w”: ”300”, ”h”: ”57” 取=l_=0.6um”, ”altimg”: ”17cc63c5e833c9e5733c7a17ee813040. png”, ”w”: ”134”, ”h”: ”23”，则得 =6.9um w_=14.28um”, ”altimg”: ”a54f13f9685a1765c62e44a40b2975ba.png”, ”w”: ”133”, ”h”: ”48” cmos与nmos反相器效能比较：(p2
14、36-237) 假如把cmos反相器中的pmos管作为负载元件，则cmos反相器和几种nmos反相器的效能差别主要是负载元件的效能差别引起的。 从直流特性看，由于nmos反相器中的负载元件是常导通的，因此输出低电平决定于电路的分压比，是有比反相器，达不到最大逻辑摆幅，而且有较大的静态功耗。cmos反相器中的pmos管是作为开关器件，在输出高电平时只有pmos导通，在输出低电平时只有nmos导通，因此是无比电路，可以获得最大的逻辑摆幅，而且不存在直流导通电流，有利于减小静态功耗。 从瞬态特性看，由于nmos反相器是有比反相器，为了保证低电平合格，要求引数krl，从而使负载元件供应的充电电流很小，造成电路的上升时间远大于下降时间，成为限制速度的主要因素。cmos
