《时序逻辑电路思考题与习题题解》由会员分享，可在线阅读，更多相关《时序逻辑电路思考题与习题题解（13页珍藏版）》请在金锄头文库上搜索。
1、思考题与习题题解5-1填空题（1）组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关：与电路原来所处的状态无关 ：时序逻辑电路任何时刻的输出信号，与该时刻的输入信号克去:与信号作用前电路原来所处的状态有关 -（2）构成一异步2进制加法计数器需要_ 个触发器，一般将每个触发器接成汁数或r型触发器。讣数脉冲输入端相连,高位触发器的cp端与邻低位0靖 相连。（3）一个4位移位寄存器，经过 个时钟脉冲CP后，4位串行输入数码全部存入寄存器：再经过_4个时钟脉冲CP后可串行输出4位数码。（4）要组成模15计数器，至少需要采用4 个触发器。5-2判断题（2）异步时序电路的各级触发器类型不同。（X ）（
2、2）把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（X ）/（3）具有N个独立的状态，计满N个计数脉冲后，状态能进入循环的时序电路，称之模N计数器。（V ）（4）计数器的模是指构成计数器的触发器的个数.（X ） 5-3单项选择题（1）下列电路中，不属于组合逻辑电路的是（D）oA.编码器B.译码器 C.数据选择器 D.计数器（2）同步时序电路和异步时序电路比较，其差异在于后者（B）。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输岀只与内部状态有关（3）在下列逻借电路中，不是组合逻辑电路的有（D ）0A.译码器B.编码器 C.全加器D.寄存器（4）某移位寄存器的时
3、钟脉冲频率为100KHZ,欲将存放在该寄存器中的数左移8位, 完成该操作需要（B ）时间。USU SPS（5）用二进制异步计数器从0做加法，计到十进制数178,贝9最少需要（C ）个触 发器。（6）某数字钟需要一个分频器将32768Hz的脉冲转换为1HZ的脉冲，欲构成此分频器 至少需要（B ）个触发器。（7） 一位8421BCD码计数器至少需要（B ）个触发器。5-4已知图562所示单向移位寄存器的CP及输入波形如图所示，试画出0、。厂0、0波形（设各触发初态均为0）。并行输出申行输出cpmrirLmrrmrL图562题54图解，电路组成串行输入、串行输岀左移移位寄存器，根据题意画岀波形如下:
4、DoI IIQoJ IIIQt IL_lI0 ILJ_I0LI图题解545-5图563所示电路由74HC164和CD4013构成，在时钟脉冲作用下， 依次变为髙电平。试分析其工作原理，并画岀0（）0的输岀波形。Q Qz Q3 Q Qs Qg Q：7-1HCI61li C R7S m_.uu+ ) n c_Q+ VnnCP图563题55图1234567891011图题解555-6试分析图564所示电路的逻辑:功能，并画出Q）、QO?的波形。设各触发器的初始 状态均为0。图5-64题5-6图解：根据题意画岀波形如下，该电路虽然分别由D触发器、JK触发器组成，但实现的功能依 然是3位异步二进制递增计
5、数器。图题解565-7试分析图5-65所示的时序电路的逻辑功能，写出电路的驱动方程、状态转移方程，画出 状态转移图，说明电路是否具有自启动特性和逻辑功能。设各触发器的初始状态均为0图 5-65 题 5-7解:（1）驱动方程:Jo=Q：QJ K=l；K 产 Q：QJ J2=QSQh 心=0。（2）状态转移方程：qT = w E: er1 = Nq: + eFerN: er* =+q;N。（3）状态转移图:111 f 000 f 001- 010 f 011-100-101-110（4）偏离状态的自启动检査。该无效状态是（111）,将英代入状态转移方程可计算得：QQ；nr =000。此电路有自启动
6、特性。（5）该电路为同步七进制递增计数器匚5-8试分析图5-66所示的时序电路的逻辑功能，写出电路的驱动方程、状态转移方程，画 出状态转移图，说明电路是否具有自启动特性和逻辑功能。设各触发器的初始状态均为5FloFFiFF2图 5-66 题 5-8解：（1）驱动方程：丿0 =仇=1；= K = QqQ? ；J2 = QiQo，K? = Qy（2）状态转移方程：Q；=oi；: cr* = Q：；应 N + 贏LQ；:er* = Q；Q + 屜。（3）状态转移图：000 f 001- 010 f 011-100-101I1jn-llO（4）偏离状态的自启动检査。该无效状态是（120, 111）,将
7、其代入状态转移方程可得，此电路有自启动特性。（5）该电路为同步六进制递增计数器。5-9试分析图5-67所示的时序电路的逻辑功能，写岀电路的驱动方程、状态转移方程和输 出方程，画岀状态转移图，说明电路是否具有自启动特性和逻辑功能。设各触发器的初始状 态均为0。FF（jFFi图 5-67 题 5-9解：（1）驱动方程：D（）= AQ,: D = AQ Qo .（2）状态转移方程：= AQl :er1 = AQQo o（3）输岀方程：F = AQQ（）（4）画出状态转移图：（5）由状态图可知，该电路受A控制，当A = 1时电路不能自启动，只有出现00。= 10时，将尸送回到端，电路才可自启动（需要增
8、加一个非门）。（6）该电路为同步三进制计数器。5-10试分析图5-68所示时序电路，写出电路的驱动方程、状态转移方程和输出方程，画 出状态转移图，说明电路逻借功能匚设各触发器的初始状态均为0。图 5-68 题 5-10解:（1）驱动方程：A=Ko=l： J=K=Aas（2）状态转移方程：Qf =农：Qt=AQ；0Q：（3）输出方程：F = A0；Q； + XQ；Q；（4）画出状态转移图:A/F0|1/00/1nri/il/o|o/o（5）由状态图可知，该电路是可逆计数器，当4 = 0时，作递增计数器，当A = W， 作递减计数器。5-11试分析图569所示时序电路，写岀电路的驱动方程、状态转移
9、方程和输岀方程，画出 状态转移图。设各触发器的初始状态均为SFRFFizjLDQD QCPCPCP .Q1Q图 5-69 题 5-11解：（1）驱动方程：D = X ； D = Q； o(2)状态转移方程：QtT = x ；Q；5 = Q：； （3）输出方程：Z = X00（4）画出状态转移图。()/15-12试用负边沿JK触发器和最少的门电路，实现图图570所示的乙和Z?输岀波形。 /Z1Z1 |/01/01|图5-70题5-12图题解5-12 (a)解：由图可知乙、Z?均以4个为周期.因此所设计电路必须是周期性循环输岀的，且 具有自启动能力。其状态转换图如图题解5J2 (a),状态真值表如
10、表解所示。表解00；er1ar*(乙厶Z,叭&K。0001000X1X0110011X101111X0X111101X11X00X1画卡诺图可解得:Zi孑Z2图题解5J2 (b)5-13已知电路如图5刀 所示，设触发器初态为0,试画出各触发器输岀端0、0和的 波形。1CPJ QTQCPCCPKQ5QF%FF图571题513F耳D Q-CP解：该电路是异步时序电路，分析时应特别注意各触发器的时钟输入，且要考虑0作为FF 的淸零端信号。5-14已知电路如图572所示，设触发器初态为0,试画出在连续7个时钟脉冲CP作用下 输出端0）、0、和Z的波形，分析输出Z与时钟脉冲CP的关系。图 5-72 题
11、5-14 解：（1）列各触发器驱动方程：Dq=N； 9=Q；。（2）状态转移方程：q；t :er1 =0髭R = Q；, Oo变为o时，淸零信号有效，0状态被淸零。（3）输出方程：Z = CP + Q；（4）画输岀波形。cp-Qjqj-yjnj-LTLrLJ01,1RI,i i1Z_n图题解544结论：Z是CP的三分频信号，Z的正脉冲宽度与CP相同。5-15图573是由两个4位左移寄存器A、B、“与门” C和JK触发器F。组成，A寄存器的初始状态为00200=1010, B寄存器的初始状态为002000=1011 , F。的初态CP图 5-73 題 5-15解：移位寄存器B的b接D（）b，数码
12、在CP作用下不断地循环，。阳的状态依次为。移 位寄存器A的输入状态Doa = ftAe3B ,根据给宦的初始值，在CP作用下，03A的状态依 次是1。Yc的波形由Qa与0B决定。所求波形如图题解5-14,a B-工h广! M M M r图题解5-155-16试分析如图574所示逻辑图构成模几的计数分频电路.CP图 5-74 题 5-16解：通过分析复位信号的产生及复位控制的关系得岀如下状态转移图，因此该电路为模M=7 计数分频电路。0000- 00010010-00111001 0100t X t |10000111*-010 J 01015-17试用集成中规模4位二进制计数器74HC161采
13、用复位法（异步淸除）及宜数法（同 步宜数）分别设计模M=12的计数分频电路。解：（1）用复位法实现:（2）用置0000法实现：（3）用1111法实现；（4）用置任意数 （例1000）法实现：（5）用进位输出置最小数实现。e)图题解5J75-18由2片74HC161组成的同步计数器如图5-75所示,试分析其分频比（即Y与CP之频 比），当CP的频率为20kHz, Y的频率为多少ZT图 5-75 题 5-18解：该电路其模为6X161+4x16 =100，经D触发器2分频后，电路的分频系数为200： lo若CP的信号频率为20kHz,贝IJ输出Y的频率等于lOOHzo 5-19试分析如图5-76所示由两片4位双向移位寄存器74HC194器件构成的7位串行.并行 变换电路的工作过程。并行输出图 5-76 题 5-19解：电路工作前先淸零。第1个CP信号到来后，由于致使S】=l,移位寄存器进 行并行输入，宜入标志数=01111111 ,且使5=0。从第2个CP 信号输入开始，移位寄存器进行右移操作，接受串行输入数据D D经过7个CP信号 右移7次后，标志位0移至08,表明串入数据D D（,已全部移入，转为并行数据，并从 移位寄存器的a - a输出。第9个cp信号到来时，由于&=o
