《实验五 触发器逻辑功能测试(定稿).doc》由会员分享，可在线阅读，更多相关《实验五 触发器逻辑功能测试(定稿).doc（10页珍藏版）》请在金锄头文库上搜索。
1、实 验 五 触发器逻辑功能测试一、实验目的1深刻掌握触发器的三个基本性质：两个稳态、触发翻转和保持。2掌握触发器的分类方法基本触发器和时钟触发器。3掌握基本触发器、时钟触发器的使用方法和逻辑功能的测试方法。4掌握时钟触发器的触发方式。5熟悉触发器之间相互转换方法。二、实验器材1数字实验箱： 一台2集成电路： 74LS00、74LS04、74LS74、74LS112 各一片3示波器：一台（选用）三、预习要求1复习基本触发器和时钟触发器的结构。2复习RS、D、JK、T、T触发器的逻辑功能和触发方式。3熟悉本实验所用门电路型号及其管脚排列。4复习不同逻辑功能触发器间的转换，画出DT、DT、JKT、J
2、KT的逻辑图。四、实验原理（一）触发器的性质：触发器是一种具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。触发器的输出端通常标志为Q，多数集成触发器还有反相输出端。触发器具有三个基本性质： 两种稳定状态：触发器有两种稳定状态：1态和0态，Q=1称为触发器的1态；Q=0称为触发器的0态 触发：在一定的外加信号作用下，可以从一种稳定状态转变到另一种稳定状态（10或01），称为触发。 保持：当外加信号消失后，能将获得的新状态保持下来。（二）触发器的分类：根据不同的需要，触发器的分类主要有以下三种方法：a根据是否需要时钟脉冲，将触发器可以分为两大类：一类是不需时钟脉冲的触发器，称
3、为基本触发器，另一类是必须有时钟脉冲输入的触发器，称为时钟触发器。 b根据触发器的结构不同可分为：基本触发器、同步触发器、主从触发器、边沿触发器、维持阻塞触发器等类型；c根据逻辑功能不同又可分为：RS触发器、D触发器、JK触发器、T触发器、T触发器等类型。5.1由与非门组成的基本RS触发器特性表0000011*1*1*1*001101110011000100111111010110l 当时，；l 在这种情况下，若同时变为1，则和的状态不定，因此的状态应禁止。图5.1 由与非门组成的基本RS触发器1基本RS触发器电路与工作原理：用与非门组成的基本RS触发器电路结构如图51（a）所示。图中和是控制
4、信号输入端，简称输入端，和和是输出端。这种触发器具有置0、置1和保持三种功能。逻辑特性见表51所示。表中Qn为触发前的状态（初态），由于触发器状态的变化与Qn有关，所以也将Qn作为一个变量称为“状态变量”；Qn+1为触发后的状态（次态）。含有状态变量的真值表称为 “触发器的特性表”。 由表51可知： 当0且=1时，输出端Q=1 =0，这时为置1状态。 因此，称为置1端，又称置位端，低电平有效。 当0且1时，输出端Q=0 =1，这时为置0状态。因此，称为置0端，又称复位端，低电平有效。总结可知，当与不同（即相反）时，Q的状态与S相同。 当1时，触发器保持原先的1或0状态不变，这时为保持状态。 当
5、、同时输入低电平时（即），这时=1，不符合RS触发器的逻辑状态定义（既不是0态也不是1态）；而且，若、同时由低电平恢复为高电平时，Q的状态可能为1,也可能为0（输出状态不定，取决于两个与非门的传输延迟时间）。这种情况对触发器来说是不允许的，称为禁止状态。图5.2 机械开关触点抖动造成毛刺基本RS触发器也可以用两个“或非门”组成，此时R、S高电平有效。基本RS触发器应用实例：用基本RS触发器可组成一个输出信号无抖动的阶跃信号发生器，它可产生无抖动的上升沿和下降沿。工作原理：在数字电路实验中，有时需要上升沿信号（由低电平跳变至高电平的阶跃信号，标志为“”），有时需要下降沿信号（由高电平跳变至低电平
6、的阶跃信号，标志为“”）。从原理上说，用图5.3 由基本RS触发器组 成的无抖动开关单刀双位开关可产生上升沿或下降沿信号，如图5-2（a）所示。将动触点由扳向时，产生上升沿信号；由扳向时，产生下降沿信号。但是实际应用中，由于机械开关本身的特点，在触点接通和断开的瞬间存在多次接触（抖动）现象，因此由开关直接产生的信号边沿存在许多毛刺，如图52（b）所示，不能用于实验。将单刀双位开关与基本RS触发器组成的阶跃信号发生器，可以消除触点抖动所产生的信号毛刺。采用TTL与非门组成的无抖动开关电路如图53所示。边沿信号由Q端输出（如果采用CMOS与非门构成电路，则在图中、端必须加上拉电阻。） 产生上升沿信
7、号：开关动触点平时扳在端，使= 0、= 1，这时Q= 0。当需要上升沿信号时，将开关扳向端，使= 0、= 1, 则Q由01，产生上升沿信号。触点抖动不会使这个上升沿产生毛刺。这是因为当动触点脱离点时，由0变1，这时因为动触点尚未与接触，（动触点的运动有一段行程），所以尽管有抖动，即多次0101变化，但因1，所以触发器或者为置零态（= 0，），或者保持态（= 1），因而Q = 0 不变。当动触点彻底脱离点后，才能与点接触，这时，1。尽管在动触点与点接触时，又有抖动，即多次1010变化，但在第一次为零时，Q端已经置为1，在以后的多次抖动时，触发器或置1（0）,或保持（1），总之Q=1 不变。因此，
8、可以获得一个没有毛刺的上升沿信号。 产生下降沿信号：开关动触点平时扳在端，= 0、= 1，这时Q= 1。当需要下降沿信号时，将开关扳向端，使= 1、= 0, 则Q由10，产生下降沿信号。原理同上。 2 时钟触发器图5.4 同步RS触发器时钟触发器按逻辑功能分，有以下五种：RS 触发器、D触发器、JK触发器、T触发器和T 触发器。它们的触发方式，按电路结构不同，通常有两种不同的触发方式：电平触发（高电平触发、低电平触发）和边沿触发（上升沿触发、下降沿触发）。（1）时钟触发器的逻辑功能 同步RS触发器图54（a）为同步RS触发器的电路结构图。图中G1、G2组成基本RS触发器；G3、G4是同步控制门
9、，S和R是控制信号输入端，CP是时钟信号端，用于同步控制。CP为低电平时，门G3、G4处于关门状态，G3、G4的输出是高电平，由G1和G2组成的基本RS触发器处于保持状态，这时S、R端信号的改变不会影响和端。当CP为高电平（即时钟正脉冲到来）时，G3、G4开门，根据控制信号S和R的值，使触发器和端发生相应变化（被触发），CP=1时其特性与基本RS触发器相同。同步RS触发器的特性表见表52。其特性方程为： 同步D触发器同步D触发器又称D锁存器，是一种由同步RS触发器演变而成、只有一个输入控制端（D端）的触发器。图55（a）是同步D触发器的逻辑电路图。图中G1、G2组成基本RS触发器，G3、G4为
10、同步控制门。在CP=1的期间，改变D端的信号，可使触发器置“0”或置“1”。不难推测其特性：a CP高电平有效，只有CP=1时G3、G4开门，才可使触发器改变状态（触发）。图5.5 D触发（锁存）器电路b CP=1，D=1时，基本RS触发器置“1”，Q=1。c CP=1，D=0时，基本RS触发器置“0”，Q=0。d CP=0时，G3关门，G3、G4的输出都是高电平，基本RS触发器为保持态，所以D触发器保持，不能改变触发器状态。由于Q的状态在触发后等于D，而且能够保持D的状态，所以D触发器被称为D锁存器。表53是D触发器的特性表。D触发器的特性方程为： 主从RS触发器表5.3 D触发器的特性表C
11、PDQnQn+10Qn1000101011011111上述的同步型触发器由CP脉冲控制触发，可以使电路中的元件同步工作，因此比基本型触发器使用起来更为方便。但是，在CP有效期间，控制端信号（R、S）的变化会直接影响触发器的状态（Q），即R、S端的多次变化会影响Q端也多次变化，这种直接控制作用会使电路的工作可靠性降低，因此人们开发了“主从式触发器”，以防止CP有效期间输入对输出的直接控制作用。主从式RS触发器的电路结构见图56（a）所示。整个电路由两个同步RS触发器构成。图中G1、G2、G3、G4为从触发器部分，G5、G6、G7、G8为主触发器部分。在CP高电平时期， G7、G8开门，主触发器改
12、变状态，R、S信号控制改变，由于G9的反相作用，使G3、G4的CP端为低电平，G3、G4关门，保持不变；在CP由高电平转变为低电平的瞬间，G7、G8关门，主触发器保持，不再改变，而CP变为高电平，G3、G4开门，从触发器改变状态，由决定的状态。表5.2 主从RS触发器特性表CPSRQnQn+10Qn1Qn0000001101000110100110111101*1111* CP回到高电平后状态不定主从RS触发器的特性表见表5.2，特性方程与同步RS触发器的特性方程相同。图 5.6 主从RS触发器的电路结构和逻辑符号 主从JK触发器：表5.5 主从JK触发器特性表CPJKQnQn+10Qn1Qn
13、00000011010001101001101111011110图5.7 主从JK触发器电路结构与符号主从RS触发器克服了输入数据（R、S端）对输出端（）直接控制的缺点，但是由于存在约束条件，所以触发器的状态没有得到充分利用。为使输入信号S=1、R=1时触发器也有确定的输出，可以把引入到输入控制门作为辅助输入端，由于总是相反的，总会有一个为零，因此，在CP为1和输入信号同时为1的条件下，经与非门G7、G8之后，主触发器的基本RS触发器（G5、G6）的输入信号不会出现同时为零的情况，避免了主触发器的输出同时为1的情况，使从触发器的状态确定。这种结构的触发器称为主从JK触发器。J、K为控制信号输入
14、端（相当于主从RS触发器的S、R端）。电路结构图见图57，图中是直接置位端，是直接复位端。特性表见表55。由表中可以看出：a CP下降沿有效（标志为“”），只有CP由高电平转变为低电平的瞬间，才可使触发器改变状态（触发）。图5.8 T触发器b ，主从JK触发器置位，Q=1。c ，主从JK触发器复位，Q=0。d ，主从JK触发器保持，。e ，主从JK触发器翻转，。JK触发器的特性方程为： 表 5.6 T触发器特性表CPT01000011101110 T和T触发器 T触发器是一种只有一个控制端T、具有保持和反转两种功能的触发器。将JK触发器的J、K端相连，令便得到T触发器。图58为T触发器的逻辑图，表56为其特性表。T触发器的特性方程为： T触发器的逻辑功能可以概括为：
