《课程设计07201.doc》由会员分享，可在线阅读，更多相关《课程设计07201.doc（10页珍藏版）》请在金锄头文库上搜索。
1、课程设计任务书 设计题目中文：多功能数字钟的设计英文：Design of Multi-function Digital Clock 设计功能要求1、时钟的“时”要求用两位显示（112），上、下午用发光管作为标志。2、时钟的“分”、“秒”要求各用两位显示。3、整个系统要有校时部分（可以手动，也可以自动），校时时不能产生进位。4、设计出供电直流电源。5、设计出具有整点报时功能的部分。6、按电子技术课程设计报告撰写模板提交论文。 设计任务内容1、习与研究相关的模拟电子技术和数字电子技术的理论知识，查阅资料，并拿出可行的设计方案；2、根据设计方案进行电路设计，完成电路参数计算、元器件选型、绘制电路原理
2、图；3、进行电路软件仿真（如：Multisim 11、EWB、Protel等），进行调试实验，获得实验数据，验证设计有效性。4、撰写课程设计报告。 签名 多功能数字钟的设计摘 要通过本次课程设计，目 录引言 1第1章 时钟计时主体部分设计 21.1 “秒、分”部分的六十进制计数器设计 21.2 “时”部分的十二进制计数器设计 3 1.3 “上、下午”指示灯部分的设计 41.4 进位信号的产生及连接 5第2章 直流电源部分及秒脉冲信号生成部分的设计 62.1 对直流电源的要求 62.2 直流电源的组成及具体参数的计算 62.3 直流电源的最终设计图 102.4 秒脉冲信号的产生原理 122.4
3、555定时器的介绍132.4 1KHz脉冲源的设计142.5 分频器的设计 15第3章 校时电路的设计 163.1 校时方案的构想 173.2 校时原理 183.3 校时电路的设计 19第4章 报时电路的设计204.1 报时效果 214.2 报时电路的原理及构成 224.3 报时电路接入计时电路的方法 23结论 24致谢 25参考文献 26- 7 -引 言水电费等方式第1章 时钟计时主体部分设计1.1 “秒、分”部分的六十进制计数器设计1.1.1 六十进制计数器的构成方案由于本次课程设计的数字电子部分采用74LS系列芯片，而该系列当中没有六十进制的计数器，故只能采用多片计数器联级组成任意进制计
4、数器的方式构成数字钟中的六十进制计数器。本学期我们在数电课程中接触了十六进制和十进制的计数器，本着简化电路的原则，应采用两片十进制计数器联级来制成六十进制计数器。低位为74LS160,高位为74LS160改成的六进制计数器。1.1.2 芯片简要介绍 74LS160为TTL系列的十进制计数器，当其使能端EP和ET同时给高电平时芯片可以工作。其异步清零端和置数端Rd、LD为输入低电平有效，输出端Qa-Qd输出8421BCD码。1.1.3 六十进制计数器的具体电路设计两片74LS160的联级采用同步时钟（1Hz的秒脉冲）方式，低位使能端EP、ET始终为“1”，高位的EP、ET并联后接低位的进位端（R
5、CO）。根据构成方案，当两片计数到“59”（即二进制的“1010”“1001”）时，通过其输出端“1010”和“1001”接四输入与非门会产生低电平信号，而这个信号同时接入两片74LS160的置位端，将其置为“0000”和“0000”。图1-1图1-1可以同时作为“秒”、“分”的计时电路，“秒”、“分”之间通过“秒”部分的置位信号相连即可。该置位信号应接入“分”的个位（低位）使能端，并且在接入之前应加反相器。（见图1-2）需说明的是，四片74LS160的输出端（Qa-Qd）应接含译码器的数码管（如DCD_HEX LED共阴数码管），以便把输出的8421BCD码转变为可供显示的数字。并且，“分”
6、部分的置位信号也应通过反相器从而作为控制“时”部分的信号。图1-21.2 “时”部分的十二进制计数器设计1.2.1 十二进制计数器的构成方案正常的十二进制计数器计数从“00”至“11”，而根据习惯在十二进制时钟中计数规则应为“01”至“12”。在该部分计时器的设计中，我们在这里遇到了问题：我们无法消除“00”的产生，即无法改变计数器的初始输出值。在经过讨论之后，我们意识到这实际上是一个“自启动”问题，只要计数器输出的逻辑主循环是“01”到“12”，并且“00”能在一个脉冲后进入该主循环即可。所以为了不让电路在第二次循环中出现“00”，电路不能使用总体清零法来设置进制，只能用总体置数法。关于该计
7、数器的设计一开始有两种方案：一是使用十六进制计数器74LS161改为12进制计数器，二是使用两片十进制计数器74LS160联级成十二进制计数器。最后我们选择的是第二种，因为第一种方案中计数器输出的不是8421BCD码而是二进制代码，无法直接驱动含译码器的数码管（要外接48线译码器）。1.2.2 十二进制计数器的具体电路设计在该电路中，两片74LS160依然采用同步CP方式，使用总体置数法。电路的第一次循环为“00”至“12”（1.2.1中已述，我们无法控制芯片输出的初始值），当电路计数到“12”，即输出端逻辑值为“0001”和“0010”时产生置数信号使电路置为“01”（即输出逻辑值为“000
8、0”和“0001”）。而控制该计数器的信号为“分”的进位信号，该进位信号经过反相器后接入“时”个位的使能端。图1-3与“秒”和“分”部分相似，图1-3所示电路的置数信号也应作为“上、下午”指示电路的控制信号，且两芯片的异步清零端都要置“1”。1.3 “上、下午”指示灯部分的设计1.3.1 指示灯的目标效果及大致构想指示灯为两个LED，上午时上面的LED亮、下面的LED灭，下午与上午的效果相反。这个效果最直接的一个特性就是总有一个灯时常亮的，即LED的控制电路能够保存高低电平。由这个特性，我们自然而然地想到要使用锁存器。而两LED总是相反的状态使我们想到了数电中各种触发器的“翻转”特性。比如，对
9、于JK触发器，当其J和K端都给高电平时，其输出端就能在脉冲信号的控制下实现翻转。“上、下午”的切换无疑应用“时”的进位信号。最后我们决定使用74LS112，即双JK触发器来实现这一构想。1.3.2 74LS112的简单介绍74LS112为TTL系列的双JK触发器。S和R端为低电平有效的异步置“1”和异步置“0”端。其逻辑特性（S、R端无效时）中，当J=K=“1”时，Q端的次态为Q非。1.3.3 指示灯电路的具体设计该电路比较简单，S端和R端应给高电平使其无效，CLK端应给“时”部分的进位信号（总体清零信号加反相器），J、K端同时给“1”以实现所要的逻辑功能。图1-41.4 进位信号的产生及连接
10、在完成1.3节至1.4节的设计后，数字钟的计时主体部分已经基本设计完成，然而“秒”、“分”、“时”、“上、下午指示灯”之间的信号传递（即进位信号的产生和连接）问题依然需要说明。这里所说的进位信号实际上就是控制各计数器产生动作的信号，在数字钟中这种信号格外重要，因为钟的最重要的功能就是让各级计数器在正确的时刻向上计数并在恰当的时刻归零。 “秒”的个位芯片的动作由1Hz的秒脉冲控制，“秒”的十位芯片由“秒”的个位芯片的进位端信号控制。 “分”的个位芯片的动作由整个“秒”计时器的置数信号控制，“分”的十位芯片由“分”的个位芯片的进位端信号控制。 “时”的个位芯片的动作由整个“分”计时器的置数信号控制
11、，“时”的十位芯片由“飞”的个位芯片的进位端信号控制。“上、下午指示灯”的动作由整个“时”计时器的置数信号控制。需要说明的是，以上四部分间的信号传递分别由三根导线完成，若通过特殊的电路等效替代这三根导线即可达到校时的目的。第2章 直流电源部分及秒脉冲信号生成部分的设计2.1对直流电源的要求本次课程设计绝大部分为数字电子技术，对电源的要求就是能产生稳定的5V直流电压，而这5V电压最终来源是220V的市电，所以该电源必须能能化交流电压为脉动很小的直流电压，且能克服市电的电压波动。2.2直流电源的组成及具体参数的计算2.2.1 单相桥式整流部分本数字钟直流电源无疑为单相小功率电源，它将频率为50Hz
12、、有效值为220V的单相交流电压转换为幅值稳定、输出电流不大的直流电压。单相交流电经过电源变压器、整流电路、滤波电路和稳压电路转换成稳定的直流电压。电源变压器采用220V-9V的变压器（在Multisim仿真中使用理想变压器）。整流电路采用单相桥式整流电路。单相桥式整流电路由四只二极管组成，其构成原则就是保证在变压器副边电压的整个周期内，负载上的电压和电流方向始终保持不变。图2-1设副边电压,为其有效值。图2-2为经过单相桥式整流后的电压波形（幅值较大的为220V交流电，幅值较小的为输出电压），改图为Multisim仿真截图。而单相桥式整流电路输出电压的平均值为： （2.1）图2-22.2.2 滤波电路及稳压电路滤波电路采用电容滤波电路
