《PADS书笔记参考》由会员分享，可在线阅读，更多相关《PADS书笔记参考（12页珍藏版）》请在金锄头文库上搜索。
1、 笔记布线：布线前准备1. 栅格设置，以”g”设置设计栅格，“gd”设置显示栅格，设置原则；栅格设置为线宽各线距的倍数，如：线宽为5mil,线距为5mil则栅格设置为2.5mil,或5mil.或10mil.2. 输入无模命令“PL13”表示将布线层对设置为第一层与第三层。3. 布线拉伸：选中已完成的布线的线段再按下Shift+s灌铜：1. 自动分割平面层：单击“自动平面层图标”在需要划分的另外一个电源的区域单击左键作为起点，在合适的终止分割位置双击左键，弹出“为选定的我边形分配网络”对话框，在该对话框所对应的网络。 2. 平面层进行覆铜操作：利用“覆铜管理器”一次性对所有平面层分割区域进行覆铜
2、操作，工具覆铜管理器平面链接如图：ECO工程更改1. Compare ECO网络表对比：工具对比/ECO对话框，ECO文件的保存路径，这个文件可以直接用来同步原理图设置生成ECO的路径设置新设计PCB的路径可根据需要进行选择原理图修改较大时推荐使用此项虚拟过孔：PADS9.5虚拟管脚功能，进一步增强了DDR*走线的方面的功能，虚拟管脚被称为”T”点，允许定义一个点，通常从驱动器到这个“分支”出去到多个接收器，用户可以定义独特的间距和高速设计到这个新的拓扑结构。在PCB空白外右键选择网络使用左键选择需要添加虚拟过孔相应的网络，右键添加虚拟过孔Ctrl+B快捷键：将整个PCB区域置于屏幕可视范围内
3、 PADS Layout元件库认识PCB Decal 一个完整的元件由两部分组成：电路logic 符号和PCB Decal实际封装，建立一个元件一般会行建立PCB Decal，然后再建立Logic符号。1. 快速准确创建PCB封装：四个必需要的参数： 焊盘尺寸（bp） 烛盘之间的间距（e） 跨距（HE） 本体丝印尺寸跨距可取最小值也可最在值，焊盘尺寸按实际生产经验：SMD焊盘可知当加大0.20.5MM, DIP焊盘可知当加大0.5-1MM2. 创建PADS封闭注意事项： SMD器件原点应设置在器件中心 丝印尽量不能上焊盘 注意引脚排列PADS Layout文件输出1. 输出贴片坐标文件：工具-
4、基本脚本-17Excel pare list report2. 装配文件文件输出：文件-生成PDF PADS Router布线操作Layout和Router连接： 执行工具PADS Router.-继续按钮即可将PCB文件全部数据传送到Router注意：用户可开启layout与Router同步，在PADS layout中，执行菜单命令工具-选项，在全局-同步标签下开启layout与Router同步，这样可以同时在layout与Router显示PCB文件并可以在两个软件之间进行PCB设计。PADS Router环境参数1. 常规标签 区分受保护导线和过孔：推荐勾选 显示对象的保护带：推荐勾选 长
5、度监视器：推荐勾选布局标签推荐设置如图：布线/常规标签推荐设置 动态布线：推荐勾选 允许导线颈缩：此项在进行BGA处布线时可以开启，即走线智能根据布线通道自动缩小线宽。 接线器：软件智能推挤或能，可根据需要进行开启 层对，层对也可以利用无模式命令PL来设置，布线/常规标签推荐设置 最小间隙：推荐设为“3”，即3倍线宽，可根据布线容量调整为2.5-3 在倒角中使用圆弧：即俗称的圆弧蛇形线，如果信号线频率低于6.125GHz不推荐勾选 调整时添加在分对更正蛇形走线：些处设置自动布线时有效布线/策略标签推荐设置PADS Router设计规则1. 特别注意“拓扑”标签的参数设置。其中“网络拓扑类型”中
6、有五种类型，我们在设计多片DDR2和DDR3时需要提前指定网络拓扑类型， 如果要禁用“T”形接点，请取消行中“导线”复选框PADS Router布局 锁定元件：选中元件后Ctrl+Q或快速双击左键，进入“元器件特性”勾选“保护，不允许编辑PADS Router交互手工布线1. 布线参数设置2. 布线栅格设置：PADS Router蛇形走线蛇形走线有两个重要的参数：振幅Lp和间隙S，振幅Lp应尽量小，间隙S应尽量大 在振幅Lp栏中将最小值设置为5（振幅设置为走线宽度的5倍） 在间隙S栏中将最小值设置为3（间隙设置为走线到拐角间距的3陪）PADS Router自动改变线宽 在处于小间距（0.65m
7、m Pith）的BGA封装走线时，我们希望在BGA处走3.5mil的线宽，但引出BGA后再走成4.5mil,执行工具-选项如下图勾选“允许导线颈缩”选中U1，按下F3进行走线，在走线的过程中，单击右键，选择“切换规则”命令，在引出U1后也可右键选择“切换规则”命令进行走线重点：在布线如下情况时，BGA线宽3mil线距3mil才能引出，但在引出BGA后采用线宽4mil线距4mil规则走线使用切换规则来进行元件与基本规则之间切换。 HDTV_Player PCB实例模块设计指导1) CPU模块 去耦电容处理：芯片的电源管脚需要放置足够多的去耦电容，0603封装0.1UF陶瓷电容其在20-30MHz
8、范围非常有效。要点出下：1) 尽可能靠近电源管脚，走线要求满足芯片去耦电容芯片的GND管脚之间的环路尽可能短，走线进可能加宽2) 芯片上电源，地引出线从焊盘引出后就近打VIA接电源、地平面。线宽尽量做到8-12mil（视芯片的焊盘宽度而定，能常小于焊盘宽度20%）3) 每个去耦电容接地端推荐采用一个以上的过孔直接连接到主地，并尽量加宽电容引线，默认引线线宽为20mil。 晶体谐振器PCB设计要点如下：1) 时钟电路尽量靠近相应的IC2) 晶体两个信号要适当加宽（通常取10-12mil）3) 两个电空要靠近晶体放置，并整体靠近相应IC4) 为了减小寄生电容，电容的地线扇出线宽加宽5) 晶体底下要
9、铺地铜，并打一些地过孔，充分与地平面相连接，以吸引晶体幅射噪声，或者立体包地 晶体振荡器PCB设计要点如下：1) 尽量靠近IC2) 输出时钟信号要控制特性阻抗50欧姆。3) “”形电源滤波电路靠近晶振放置6) 晶振器底下要铺地铜，并打一些地过孔，充分与地平面相连接，以吸引晶体幅射噪声， 锁相环滤波电路处理（PPL：Phasc-Locked Loop）:0.01uf与0.1uf电容组合放置在相应电源管脚附近。2) 存储模块 DDR2模介绍：DDR2的I/O速率最高可以提高至400MHz，DDR2采用DQS差分信号，其优势在于可减少信号间串扰的影响，DQS输出脉宽对工作电压和温度稳定的依赖等，其采
10、样的方式类似于时钟采采，在两根差分信号的交叉处采集数据。 VREF电源：VREF参考电压对电源供给要求较高，线宽尽可能加宽至20-30mil，VREF旁路电容要靠近DDR2的VREF管脚， DDR2的工作电压为1.8V,去耦电容要靠近每个电源管脚，须保证有完整的参考平面 DDR2关键信号处理要点如下：1) 差分线控制特性阻抗100（DQS,DQS_#/CLK,CLK_#）2) 差分时钟和DQS差分，严格按照关分信号处理，严格等长，同一对关分之间的误差控制在5mil3) 其余信号控制特性阻抗504) 每11根数据线尽量走在同一层，等长误差控制在100mil（DQ0-DQ7/）5) 差分时钟和地址
11、，命令信号全部设为一组，误控制在+/-200mil。 HDMI接口设计要点如下：1) ESD保护器件与共模电感要靠近HDMI端子放置2) 匹配电阻靠近插座并排放置3) 同一对关分线之间误差为5mil，对间的误差为10mil（W为线宽，L为关分对之间的间距），四对关分线之间的间距要保证在20mil以上 SATA接口PCB设计要点如下：1) 尽量不要打VIA2) 同一组差分的长度误差为5mil3) 两组关分线之间的间距保持4W并与其他信号或灌铜的间跟也要保证4W4) 优行邻近接地平面走线5) 立体包地处理，走线远离时钟电路 RCA俗称莲花头，它既可用于音频信号，又可用于普能的视频信号，RCA布局布
12、线要点如下：1) TVS器件必须靠近插座放置2) 采用“”或 “L”形布局3) 布线加粗至10mil并且做凶地处理 RJ-45网络接口设计要点如下：1) 以太网芯片靠近RJ-45放置，两者之间的距离一般不超过5inch2) 交流端接器件放在接收端，由于布局空间的限制，可以放在以太网芯片和RJ-45之间的中间位置，3) TX+,TX-与RX+,RX-尽量走表层，这两组差分对之间的间距至少4W以上，对内的等长约束为5mil，两组差分对不用等长4) RJ-45接口区域内做挖空处理，外壳地与GND之间的距离尽量做到2MM或量少1MM以上 MiniPCI1) MiniPCI除复位，中断和时钟信号外，其他数据线的布线长度要小于1500mil2) PCI时钟信号长要绕到2500mil3) 由于长度要求，布局要注意MiniPCI接口与相关芯片的距离。4)5)6) 文档可能无法思考全面，请浏览后下载，另外祝您生活愉快，工作顺利，万事如意!7) /
