《计算机组成原理课程设计》由会员分享，可在线阅读，更多相关《计算机组成原理课程设计（12页珍藏版）》请在金锄头文库上搜索。
1、计算机组成原理课程设计报告姓 名： 班 级： 学 号： 指导老师： 二一一年 12月21 日目 录目 录2第一章 课设任务概述31.1课设目的31.2课设任务3第二章 课设内容42.1指令的执行流程42.21题一42.22题二42.23题三52.2存储器52.21题四52.3运算器62.31题五62.4硬件系统组成82.41题六8第三章 个人总结11第四章 参考文献12第一章 课设任务概述1.1课设目的通过课程设计，掌握计算机硬件的基本工作原理，并能利用所学知识，完成课设内容。理解计算机基本构造以及微观操作。对指令在计算机内部的执行过程进行深入了解，掌握存储器中的地址变换等。1.2课设任务1.
2、21参考给出的或者课本上的计算机的硬件（应有中断功能）组成，写出完成下面给定的指令格式的指令的执行流程；（1）累加器内容完成“异或”运算“异或” 指令的指令格式操作码 DR SR（2）把一个内存单元中的内容读到所选择的一个累加器中。操作码 DR SR(3)以下五条机器指令为选做题目，给出指令执行流程（选做要求：(组号 mod 5)+1=红色题目编号）：IN（输入）、ADD（二进制加法）、STA（存数）、OUT（输出）、JMP（无条件转移），其指令格式如下：助记符 机器指令码 说明JMP addr 0100 0000 addrPC1.22 某机器中，已知配有一个地址空间为(00001FFF)16
3、的ROM区域，现在用几个SRAM芯片（8K8位）形成一个16K16位的RAM区域，起始地址为2000H。假设SRAM芯片有CS和WE控制端，CPU地址总线A15A0 ，数据总线为D15D0 ，控制信号为R / W（读 / 写），MREQ（当存储器读或写时，该信号指示地址总线上的地址是有效的）。要求：满足已知条件的存储器，画出地址码方案。（2） 画出ROM与RAM同CPU连接图。1.23设计计算机运算器（包括逻辑框图与指令系统，以及各指令的微程序流程图）1.24了解计算机的硬件系统。就计算机的某些硬件组成部分，说明对其认识。1.25简单的类MIPS多周期流水线处理器的实现实验。（807机房）第二
4、章 课设内容2.1指令的执行流程参考给出的或者课本上的计算机的硬件（应有中断功能）组成，写出完成下面给定的指令格式的指令的执行流程2.21题一 累加器内容完成“异或”运算“异或” 指令的指令格式操作码 DR SRDR:目标寄存器 SR：源寄存器 这条指令实现将目标寄存器DR的内容与原寄存器SR的内容相加并将结果存入目标寄存器DR的功能。1、取指周期：T1：ARPC ；将PC的内容传给ART2：DRM ；由AR规定的存储单元的内容（当前指令）传送到DR PCPC+I ；PC内容加I形成下条指令地址，I为指令长度T3: IRDR ；DR的内容传送到IR2、执行周期：T1：YSR ；将SR中的数据传
5、送到暂存器Y中T2：ZAC+Y ；AC（累加器）中数据与Y 中数据加载至ALU做加法，结果暂存于Z中T3: ACZ ；将暂存器Z的内容传送到AC中2.22题二 把一个内存单元中的内容读到所选择的一个累加器中。操作码 DR SR1、取值周期：T1：ARPC ；将PC的内容传给ART2：DRM ；由AR规定的存储单元的内容（当前指令）传送到DR PCPC+I ；PC内容加I形成下条指令地址，I为指令长度T3: IRDR ；DR的内容传送到IR2、执行周期：T1：MAR ；将AR的内容通过地址总线传给M DRM ；将M内存单元的内容通过数据总线传给DR（缓冲寄存器）ACDR ；将DR中的数据传送到A
6、C（累加器）中2.23题三 以下五条机器指令为选做题目，给出指令执行流程（选做要求：(组号 mod 5)+1=红色题目编号）：IN（输入）、ADD（二进制加法）、STA（存数）、OUT（输出）、JMP（无条件转移），其指令格式如下：助记符 机器指令码 说明JMP addr 0100 0000 addrPC这是无条件跳转指令，实现将程序执行地址从当前跳转指令所在位置转移到存储器地址为addr处。1、取指周期：T1：ARPC ；将PC的内容传给ART2：DRM ；由AR规定的存储单元的内容（当前指令）传送到DR PCPC+I ；PC内容加I形成下条指令地址，I为指令长度T3: IRDR ；DR的内
7、容传送到IR2、执行周期：T1：PCIR（地址字段） ；将指令中的存储器地址addr传送到PC，IR（地址字段）=addr2.2存储器2.21题四 某机器中，已知配有一个地址空间为(00001FFF)16的ROM区域，现在用几个SRAM芯片（8K8位）形成一个16K16位的RAM区域，起始地址为2000H。假设SRAM芯片有CS和WE控制端，CPU地址总线A15A0 ，数据总线为D15D0 ，控制信号为R / W（读 / 写），MREQ（当存储器读或写时，该信号指示地址总线上的地址是有效的）。要求：（1）满足已知条件的存储器，画出地址码方案。（2）画出ROM与RAM同CPU连接图。ROM：只读
8、存储器 RAM：随机存取存储器依题意，主存地址空间分布如右图所示，可选用2片8K8位的EPROM作为ROM区；4片的8K8位SRAM片组成16K16位的RAM区。ROM需13位片内地址，RAM也需13位片内地址0000H1FFFH8K16位2000HROMFFFFH16K16位RAM Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 B A A14 A13MREQ与门CSNCY3Y7每条线控制8K*8的RAM2.3运算器2.31题五 设计计算机运算器（包括逻辑框图与指令系统，以及各指令的微程序流程图）指令助记符位23222120191817161514131211109876543210指令码（
9、十六进制）信号S3S2S1S0CnMX1X0OICLCPSCGOTLPOBGIP+1DRMLDWCRCRR读WR写有效电平*011*000001000001取指微指令000000001000101101101010008B6ADEC Ai0000000010000010110011100082BE110001111010100111001101C7A9CD000000001000101001101011008A6ANOT Ai0000000010000010110011000082BE110001111010100111001101C7A9CD0000000010001010011010110
10、08A6ADEC Ai(Ai-1)AiT1(Ai)IDBTMPALU(ALU-1)AT2(A)BUFFERIDBAiNOT Ai(NOT Ai)AiT1(Ai)IDBTMPALU(not ALU)AT2(A)BUFFERIDBAi启动(PC)1ABOABM(M)ODBIDBIR1(PC)+1PC(MD)MPC接数译码(Ai)IDBTMPALU(ALU-1)A(A)BUFFERIDBAi(not ALU)A(Ai)IDBTMPALU(A)BUFFERIDBAiDECNOT2.4硬件系统组成2.41题六 了解计算机的硬件系统。就计算机的某些硬件组成部分，说明对其认识。构成计算机的硬件系统通常有“五大件”组成：输入设备、输出设备、存储器、运算器和控制器。计算机的输入输出（I/O）设备是计算机从外部世界接收信息并反馈结果的手段，统称为I/O设备或外围设备。各种人机交互操作，程序和数据输入，计算结果或中间结果的输出，被控对象的检测和控制等，都必须通过外围设备才能实现。1、输入设备输入设备用于原始数据和程序的输入，能将人们熟悉的信息形式变换成计算机能接受的并识别的人二进制信息形式。理想的计算机输入设备应该是“会看”和“会听”的，即能把人们用文字或语言所表达的问题直接送到计算机内部进行处理。目前常用的输入设备是键盘，鼠标器，扫描仪等，以
