《触发器是数字电路中的基本逻辑单元.doc》由会员分享，可在线阅读，更多相关《触发器是数字电路中的基本逻辑单元.doc（29页珍藏版）》请在金锄头文库上搜索。
1、 触发器是数字电路中的基本逻辑单元。触发器按其稳定工作状态可分为双稳态触发器、 单稳态触发器等。这些触发器都可用分立元件和集成元件来组成。本章主要介绍集成双稳 态触发器。双稳态触发器又分为基本RS触发器、同步RS触发器、D触发器、J-K触发 器等。以及由触发器和逻辑门组成的计数器，译码与显示电路。 第一节 集成触发器 一、基本RS触发器 基本RS触发器是由两个“与非”门(G。和Gz)交叉联接而成，如图8一la所示。图 中Q和砭是触发器的两个输出端，在正常情况下，两者的逻辑状态保持相反。这种触发器 有两种稳定状态：一种稳态是Q一1，砭一0，称为置位状态(“1”状态)；另一种稳态是Q一0， 砭一l
2、，称为复位状态(“0”状态)。 输出端为Q的“与非”门的输入端，称为直接置位端或直接置“1”输入端(&)；输 出端为砭的“与非”门的输入端，称为直接复位端或直接置“0”输入端(RD)。在图81b 的图形符号上，用输入端的小圆圈表示用低电平作输入信号，或者叫低电平有效。 下面根据与非门的逻辑关系及门G。和G。的逻辑表达式 QSDQ， (81) QR。Q， (82)来分析触发器的输出和输入的逻辑关系。 (1)当RDo，SD=1时，门G：有一个输入端为“o”，所以砭输出为“1”，而门G：的两个输入端全是”l”，所以Q为“0”。即不论原状态如何当良。=0，S。一l时，触发器的输出Q：0。因此，RD输入
3、端称为置“0”端或复位端。 (2)当RD一1，孓=0时，门G。有一个输入端为“0”，其输出端Q为“l”；而G。f-1的两个输入端全为“l”，其输出端砭为“0”。所以sD端称做置“l”端或置位端。 (3)当良。一SD一1时，则触发器保持原有状态不变。其原因如下：设原状态是Q一1Q一0，则此时G。门的两个输入端全为“1”，而Gz门的输入端中已有一个为“0”(即Q=o)，此时若G。门的另一输入端S0为“l”，Gz门的输出也不会改变，仍为“1”。可见触发器原有状态不变。同理，若原来状态为Q一0，一Q=1，触发器的状态也不会改变。 (4)当RDSD一0时，两个“与非”门的输出端都为“l”，这就达不到Q与
4、砭的状态 244 、 应该相反的逻辑要求。同时，一旦输入负脉冲去除后，触发器将由各种偶然因素决定其最 终状态，故结果不定。 根据以上讨论，可以列出触发器的真值表，见表81。 S R Q 1 O 1 O O 1 1 O O 1 不变 不定 综上所述，基本RS触发器具有两个稳定状态，一个是Q=1，一个是Q一0；它具有直接置“1”和置“0”的功能；当RD一1，S。一0时，Q一1(置“l”)，当RD一0，一1时，Q一0(置“0”)；它具有存储和记忆功能，当RD=1，SD=1时，Q不变，实现存储和记忆作用。触发器用负脉冲触发，并且避免负脉冲同时加到两个输入端。 二、同步RS触发器 基本的RS触发器，是由
5、输入信号直接控制触发器的翻转，而实际应用中，常常要求触发器在某一指定时刻按输入信号所决定的状态触发翻转，如计数器、寄存器等。这个时刻可由外加时钟脉冲CP(或称同步脉冲)来决定。这种受时钟脉冲控制的触发器称为同步触发器、时钟触发器或称为可控RS触发器。 同步RS触发器的逻辑原理图和图形符号如图8-2所示。该电路由两部分组成：由与非门G-，Gz组成的基本RS触发器和由与非门G。，G。组成的输入控制电路。R。，sD端是直接用负脉冲复位、置位端，一般在工作之初，要使触发器处于某一指定状态时，在RD或SD端输入一负脉冲。在触发器工作期间不需直接置位、复位时，应使RD，SD处于高电平。R，S端是信号输人端
6、。CP端是时钟脉冲输入端，也是控制端。CP脉冲是个矩形脉冲。 下面简要说明同步RS触发器的输出和输入关系。 设CP脉冲加入前，触发器的输出为Q“，CP作用之后的输出为Q计1，Q”称为现态，Q一-245称为次态。CP端平时是低电平，即CP一0，加入cP脉冲时，为高电平，即CP一1，也就是说CP是一个正脉冲。CP信号控制输入门的开通和关闭，使触发器的输出按一定的节拍随输入信号而变化。 当CP一0时(时钟脉冲未到来)，门G。和G。都有“0”，所以不论R，S的输入信号是“0”还是“l”，G。和G。门的输出都是“l”，即G。一G。一l，基本R S触发器将保持原状态不变。也就是说，当CP一0时，输入G。门
7、、G。门被封锁，输入信号不能进入触发器，所以触发器的状态保持不变。 当CP一1时(时钟脉冲到来时)，S，R信号通过门G。，G。反相后加到由G，和G。组成的基本RS触发器上，使Q和砭的状态跟随输入状态的变化而改变。 R一0，S一1时，G。门输出为“l”用G。一l表示，G。门输出为“0”用G。一0表示，因此，QG，一l，砭一G。一0，使触发器置“1”。 R一1，S一0时，G。一0，G。一l，因此，砭一l，Q一0，使触发器置“0” R一0，S一0时，G。一G。一l，因此，触发器不改变状态。 R一1，S一1时，G。和G。门的两个输入端全为“1”，故G。一G。一0，触发器状态不定，这种情况应避免。 触发
8、器的输出和输入的逻辑关系可用状态转换真值表来表示，见表8一Z。 S R Q” Q”+1 说 明 0 0 0 O 0 1 0 1 输出状态不变 O 0 1 l O 1 O O 输出状态与S的状态相同 1 l O O O 1 l 1 输出状态与S的状态相同 1 1 1 1 0 1 1” 1。 输出状态不定根据表8-2所示的逻辑关系，即可相应地画出G。，G。和Q，砭端的波形，如图83所示。 根据表82所列同步R S触发器的逻辑关系，可得到同步RS触发器的特性方程(称输出状态方程) Q”+-一S+RQ”， (83)同时要求 RS一0。 (8 4)246 综上所述，可控RS触发器具有记忆、保持功能；具有
9、置“0”，置“l”功能，此外，触发器还具有计数功能，只要把触发器的R端与Q端相连，把S端与砭端相连，接成计数状态，如图84所示，每来一个计数脉冲CP，触发器就翻转一次，触发器翻转次数反映计数脉冲的数目。这种接法的触发器称为计数型触发器。 l 图8 4计数式RS触发器 a逻辑原理图；b图形符号 上述计数型触发器存在的严重问题就是空翻。例如触发器的原状态为Q一0，砭一1时， 则RQ一0，SQ一1，当CP由。一1时(CP的上升沿)1触发器动作，使G。一l，G4_ 0，并使Q一1，砭一0，电路翻转一次，须注意这时R，S输八，静f足态也已翻转，假如CP脉 冲高电平持续时间较长，R，S的状态改变又会引起输
10、出Q及砭的又一次翻转或多次翻转， 造成触发器动作混乱，产生所谓空翻现象。一个CP脉冲期间，触发器多次翻转是不允许的， 必须设法改进。 三、D触发器 同步RS触发器存在两个问题：RS一1时，状态不定；有空翻现象。D触发器 采用维持一阻塞工作方式，可以克服上述问题。 D触发器的逻辑电路如图85所示。该触发器由六个与非门组成，其中G。和G：构成基 本Rs触发器，Gs，Gt，G。和Ge组成维持一阻塞电路，CP为控制端，D是信号输入端。 (1)在CP一0时。这时门G。，G；输出部为“l”，基本RS触发器的两个输入端全是 “1”，故触发器输出状态不变。也就是，G。，G。门被CP信号封锁，输入信号D暂存于G
11、。 门和G。门中，触发器作好输出状态更新的准备。 (2)在CP=1时。触发器在CP的上升沿处更新输出状态。这时，G。和G。打开，它们 的输出状态由G。和G。的输出状态决定，即由输入信号D决定。 当D一0时，使Gs一1，Gs一0，从而使G。保持1，G。变成0。这时，G，和G：组成的 基本触发器得到互补的输入，其输出状态为Q一0，砭一1。 247 图8 5 D触发器 a一逻辑电路图；b图形符号 当D一1时，使G。一0，G。一l，从而使G。保持1，G。变成0。触发器的输出状态为Q一1、砭一0。 根据以上分析，可知D触发器的输出状态与D端的状态相同，即：Q卅1一D。 其真值表见表83，波形如图86所示
12、。 D Qn Qn+1 说 明 0 O l 1 0 1 0 1 0 0 1 1 输出状态与D端状态相同 根据表8-3可列出D触发器的特性方程为 Q计1一D D触发器维持一阻塞作用是通过四根反馈线实现的，如图85a所示。 当QD一0时，在CP一1期间，G。一l，G。一0通过反馈线l将门G。封锁，因而，不论输入信号D如何变化，都不会影响G。的输出和触发器的输出，保持触发器的Q一0状态。故反馈线1称为置“0”维持线。由于门G。维持“l”态，门G。通过线2，在CP一1期间G。一0，从而封锁G。门，使Q不会出现“1”态，故反248 馈线2叫做置“l”阻塞线。 当QD一1时，在CP一1期间，因为G。一0，
13、G。一l，G。=0，通过反馈线3，G6 f-j被 封锁，D变化时，G。变化不致影响G。，从而维持了输出Q=1的状态，故反馈线3称为置 “1”维持线。与此同时，G。的输出为“0”，通过反馈线4，封锁了G。门，使G。不会出现 “o”，从而阻止了Qo，故线4称为置“0”阻塞线。也就是说。在CP一1期间，Q一1时，l 不论D怎样变化，由于有了3和4反馈线，触发器输出的“1”态不会变化。同样，在CP一 1期间，Q=0时，不论D怎样变化，由于有了1和2反馈线，触发器输出的“o”态不会变 化。这样，不会出现空翻现象。 四、JK触发器 主从JK触发器也是一种无空翻的触发器，它的逻辑电路和图形符号如图87所示。共 用九个与非门，门G，、G。组成基本RS触发器，门G。、G。是G。、G。的控制门。G。、G。、 G。、G。组成可控RS触发器
