《带ARM核的双CPU数字信号处理器 547012801.doc》由会员分享，可在线阅读，更多相关《带ARM核的双CPU数字信号处理器 547012801.doc（18页珍藏版）》请在金锄头文库上搜索。
1、带ARM核的双CPU数字信号处理器 547012801发信人: zijinzx (优柔寡断的天平座的代表), 信区: Signal 标 题: 带ARM核的双CPU数字信号处理器 发信站: 华南网木棉站 (Mon Mar 17 22:37:34 2003), 转信 带ARM核的双CPU数字信号处理器 北京理工大学 徐英慧 马忠梅 引言 TMS320VC5470(简称5470)是集成了基于TMS320C54x体系结构的DSP子系统和基于ARM 7TDMI核的RISC微控制器子系统的双CPU定点数字信号处理器。它与以前的器件相比，提 高了速度、减低了功耗，并且在很大程度上提高了编程灵活性，有利于对产
2、品的软硬件 升级，用于实现具有特殊功能的产品。通过合理安排软硬件资源，还可以节省投资，加 速上市时间。 特性 *集成了1个TMS320C54x体系结构的DSP和1个ARM7TDMI RISK MCU的双CPU处理器； *带有72K x 16位集成SRAM的16位低功耗DSP，速度可高达100MHz； *用于DSP和MCU子系统的现进电源管理和低功耗模式； *集成的DSP子系统外围，包括2个高速的全双工多通道缓冲串口McBSPs，使DSP核可 以与编码器(CODEC)直接接口；具有6个独立通道的DMA控制器；ARM端接口(port interf ace)为MCU子系统和DSP子系统的CPU之间进
3、行有效的信息交换提供了2K x 16位的共享存 储器接口；外存储器接口EMIF(External Memory Interface)；可以将外部总线周期扩展 到14个机器周期的软件可编程等待状态发生器；一个用于控制功能的软件可编程的硬件 定时器；可编程的锁相环PLL时钟发生器。 *带有16K字节集成SRAM和仿真性能增强型的ARM7TDMI RISC微控制器核，使运行速度 可高达47.5MHz； *集成的MCU子系统外围，包括通用异步收发器UART、支持SIR协议的UART/IrDA接口 、串行外围接口SPI、36个通用I/O引脚、I2C接口、2个通用定时器、1个看门狗定时器、 中断处理器，支
4、持Flash/SRAM/SDRAM/ROM的外部存储器接口、对MCU外围灵活的时钟管理 、可编程的锁相环时钟发生器。 *基于片上扫描的仿真逻辑，DSP和MCU核的IEEE标准1149.1+ (JTAG)边界扫描逻辑； *支持DSP和MCU核的基于扫描的仿真。 DSP子系统功能介绍 DSP子系统是基于TMS320C54x、片上存储器和外围的，并且与其它的C54x产品代码兼 容。DSP子系统包括DSP CPU核、用于生产时钟的琐项环、与外部并行设备连接的接口、 1个定时器、72K字的RAM、2个多通道缓冲串口、1 MCU DSP以及1个JTAG接口。 1.DSP核 5470器件中DSP子系统的定点
5、数字信号处理器(DSP)采用的是先进的改进型哈佛体系 结构，其中有1条程序存储器总线和3条数据存储器总线。此处理器提供具有高度并行性 的算术逻辑单元(ALU)、专用硬件逻辑、片上存储器以及附加的片上外设。DSP操作的速 度和灵活性的基础是其高度专用性的指令集。 程序和数据空间的分离以及4条并行总线允许对程序的指令和数据进行同时访问，每 条总线访问不同的存储器空间以以实现不同的DSP操作，从而提供了高度的并行性。在1 个单周期中可以执行2次读操作和1次写操作。并行存储的指令和特定应用的指令可以完 全利用这种结构。另外，数据可以在数据和程序空间之间进行传输。这种并行性保证了 包含算术、逻辑和位运算
6、的强大的操作指令集都可以在1个机器周期内完成。DSP子系统 还包含1个专门用于在线仿真的仿真端口，此端口直接被Spectrum Digital公司的扩展型 开发系统(XDS510PP Plus)硬件仿真器 访问并提供仿真。除此以外，5470的DSP子系统还 包含控制机制，用于管理重复操作、函数调用和DSP中断。 2.DSP存储器 5470器件提供72K字的片上RAM如下：40K字的程序空间单边访问RAM(SARAM)、16K字 的数据空间双边访问RAM(DARAM)和16K字的数据空间单边访问RAM(SARAM)。每一个DARAM 块可以在1个机器周期内执行2次DSP访问。DSP子系统在1个机
7、器周期内还可以执行对分离 的存储块的多个访问。在一次正常的复位之后，地址0x00000x7FFF之间的数据空间RAM 块只被映射为数据存储空间，地址0x060000x0FFFF之间的程序空间RAM块只被映射为程 序空间。DSP存储器映射有2种模式：正常模式和API启动模式。复位、中断和陷阱向量均 位于程序空间。当出现陷阱时，处理器将陷阱地址加载到程序计数器(PC)，并从这个向 量位置开始执行代码。器件复位后、复位、中断和陷阱向量影射到程序空间的地址FF80 h。然而这些向量可以通过加载中断向量指针(IPTR)重新使之影射到程序空间中的任何1 28字页面的开始地址。 3.DSP寄存器 5470器
8、件有27个存储器影射的CPU寄存器(MMR)，它们映射到地址为0H1FH之间的数 据存储空间。此器件还有1个与外围相关的存储器影射的存储器组。 5470器件的分体切换控制存储器BSCR (Bank-Switching Control Register)既控制 着与5409类似的分体切换等待状态的发生，也控制着5470的一些特性。分体切换等待状 态，指DSP子系统交叉访问程序或数据存储器空间内的存储器分体边界时，自动插入1个 周期。当交叉访问数据空间和程序空间的边界时，也会自动插入1个分体切换等待状态。 BSCR所控制的5470的特性包括对一些DSP子系统外存储器接口功能配置的控制，以及一些 有
9、关MCU可以用来访问DSP子系统某RAM部分接口的内容。BSCR寄存器还为DSP提供了一些 对ARM编程接口的控制，这一机制使得MCU可以访问数字信号处理器的内部RAM部分。此外 ，还包括对API模式(APIMODE位)、1个MCU中断(HINT位)、DSP存储器影射选择(ABMDIS位 )的控制。 4.DSP外围 DSP子系统提供了与5409类似的高速全双工串口-2个多通道缓冲串口(McBSPs)。它 们允许与其它的54x设备、编解码器及系统中的其它设备进行直接接口。 DSP子系统包括1个6通道的DMA控制器，用于执行独立的数据传输。在DMA控制器进行 DMA传输时有几点限制：第一，DMA控
10、制器不能访问通常在程序空间的RAM，不能访问在M CU子系统中执行的RAM，不能访问在DSP数据空间与API接口连接的RAM；第二，DMA控制器 不能在McBSP DRR和DXR寄存器之间进行数据传输，不能在McBSP DRR和DXR寄存器与外部 资源之间进行数据传输；第三，DMA控制器不能对外部资源进行32位的访问。 MCU和DSP之间通过片上共享的API存储器进行信息交换。API存储器是一个8K x 16位 字的DARAM(Dual-Access RAM)块。API存储器还可以被DSP用作通用数据或程序DARAM。在 这个电路中，只有DSP存储器有DARAM。API通过分体切换控制寄存器可
11、以选择两种操作模 式之一：共享访问模式SAM(Shared-Access Mode)和主机模式HOM(Host-Only Mode)。在 SAM模式下，DSP和MCU都可以访问API存储器，来自MCU的异步主机访问在内部被重新同步 。如果DSP和MCU试图在同一进时间行访问操作，那么MCU进行优化访问，而DSP则等待一 个周期。当DSP处于IDLE1模式时， SAM可以运行。在HOM模式下，只有MCU可以访问API 存储器，对于DSP则禁止读写访问。当DSP从一个复位相退出时，缺省配置是SAM模式。当 DSP处于正常操作模式或IDLE1模式时，通常选择SAM模式；当DSP处于IDLE2或IDL
12、E3模式 时，通常选择HOM模式。 5.DSP电源管理 DSP子系统具有3种省电模式，分别由IDLE1、IDLE2和IDLE3指令激活。在这3种模式 下，C54x DSP核进入睡眠状态，从而与正常模式相比大大降低了功耗。这3种模式的区别 在于对芯片内部模块的关闭程度及唤醒方式不同。在IDLE1模式下，关闭除DSP系统时钟 以外的所有DSP活动。因为系统时钟要用于DSP子系统外围模块，所以DSP外围电路能够继 续工作。这样，外围(例如串口和定时器)则可以使DSP离开省电状态。在IDLE2模式下， 同时关闭DSP子系统的外围及DSP核，但是DSP子系统的锁相环(PLL)时钟放大器则仍将保 持活动状
13、态以便可以从IDLE2状态快速恢复。由于DSP子系统的外围在这种模式下被关闭 ，它们不能像IDLE1那样通过产生中断来唤醒C54x。然而，由于外围的完全关闭使功耗大 大地减低了。为了终止IDLE2，可以通过复位或激活中断0来实现。IDLE3模式与IDLE2模 式类似，只不过它还将关闭锁相环(PLL)电路。IDLE3用于获得最小可能的DSP功耗。另外 ，如果系统要求C54x运行在较低的速度下以节省功耗，那么IDLE3状态允许从外部重新配 置DSP PLL。与 IDLE2一样，通过复位或激活中断0可以终止IDLE3。 MCU子系统功能介绍 5470 MCU子系统包括TI公司的增加了仿真特性的ARM
14、7TDMI微处理器核以及一些外围 ，包括SPI和I2C接口、通用异步收发器、定时器、通用输入/输出接口和外部存储器接口 。MCU子系统提供4K x 32位的通用RAM和4K x 32位的以太网包RAM。 1.MCU核 MCU子系统使用TI公司的增加了仿真特性的ARM7TTDMIE核，它是ARM公司ARM7TDMI核 的一种衍生品。ARM7TDMI处理器核是ARM7 Thumb家族中的一种，是低功耗的32位RISC处 理器，并且结合了Thumb 16位的压缩指令集。这种微处理器可以通过执行32位或16位指 令来处理32位、16位或8位数据。由于引入Thumb而获得卓越的代码密度，可以降低对存 储器大小的需求，并且可以从16位宽的存储器获得32位的系统性能，从而降低了系统的 成本。 MCU存储器空间包括内部RAM、内部外围、用于访问外存储器和外设的区域以及外部 SDRAM。 2.MCU存储器接口 MCU存储器接口通过1条32位宽的数据总线使MCU与内部及外部的存储器和外
