《《EDA技术与VHDL》课程学习笔记》由会员分享，可在线阅读，更多相关《《EDA技术与VHDL》课程学习笔记（17页珍藏版）》请在金锄头文库上搜索。
1、姓名：胡海侠学号：200920212036班级：SJ0931EDA技术与VHDL课程学习笔记在学习本课程之前，我了解到这门课程是与数字电路有关，考虑到数字电路方面的知识已经忘得差不多了，再加上大学学习时候基础本来就不牢靠，所以就恶补了一下数字电路方面的知识。通过对数字电路的学习，我能够基本上回想起老师上课讲的内容，对数字电路方面有了一个系统的认识，尽管还不是尽善尽美，但是对后期课程的学习已经没有什么障碍了。那么经过不到一个星期的复习，我基本掌握了以下内容：1：逻辑代数的基本公式和定理，逻辑函数的化简方法和逻辑函数的基本表示方法（1）逻辑函数的基本公式和定理是进行公式化简的依据（2）逻辑函数的基
2、本化简方法是公式化简法和图形化简法，其中图形化简方法中主要应用卡诺图化简的方法。化简的结果通常为标准与或式（3）逻辑函数的基本表示方法有六种：真值表，卡诺图，函数式，逻辑图，波形图和VHDL描述2：半导体二极管，三极管和MOS管是数字电路中的基本开关元件，半导体二极管是不可控的；半导体三极管是一种电流控制且具有放大特性的开关元件；MOS管是用电压进行控制的，也具有放大功能。了解了CMOS和TTL集成门电路的外部特征逻辑特性和电器特性。逻辑特性即逻辑功能，如与门，或门，非门，与非门，或非门，与或非门等；电器特性有静态特性（主要是输入特性和输出特性）和动态特性（主要是传输延迟时间）。3：通过对组合
3、逻辑电路的学习，我知道组合逻辑电路是输出信号仅取决于当时的输入信号，而与原来所处的状态无关。了解了组合逻辑电路的分析设计的方法。并通过对加法器，数值比较器，译码器，数据选择器和分配器，只读存储器的学习，对设计过程有了更深的了解。4：触发器的学习（1）基本触发器：把两个与非门或者或非门交叉连接起来，边构成了基本触发器（2）同步触发器：在基本触发器基础上，增加两个控制门和一个控制信号，就构成了同步触发器。他的显著特征就是时钟电平直接控制（3）边沿触发器：把两个D触发器级联起来，便构成边沿D触发器，再加以改进就可以得到边沿JK触发器。他们最显著的特征就是边沿控制一一CP上升沿（或下降沿）触发。（4）
4、边沿触发器的功能分类：按照在时钟脉冲操作下逻辑功能不同，可把边沿触发器非为：JK型，D型，T型，T型。5：时序电路的学习整个数字电路可以分成两大类：组合电路（基础是逻辑代数和门电路），时序电路（基础主要是逻辑代数和触发器）。时序电路的地位更突出，更重要，更具代表性。时序电路不仅与输入有关，而且还决定于电路原来所处的状态，而电路状态又是构成时序电路的触发器来记忆和表示的。通过对计数器，寄存器，读写存储器，顺序脉冲发生器等典型的电路的学习，对时序电路的概念及分析方法有了比较深刻的理解。6：最后了解了一些常用的矩形脉冲电路：555集成定时器，施密特电路和单稳态触发器，以及多谐振荡器。也理解了一些常用
5、的A/D和D/A转换器的基本工作原理,输出量和输入量之间的定量关系，主要特点，以及转换精度和转换速度的概念和表示方法。第一部分：背景知识学习篇主要学习了电子自动化技术的发展，电子设计自动化的应用领域，EDA优势以及面向FPGA的开发流程等。1：EDA技术的发展大致可以分为三个阶段（1）：20世纪70年代，在集成电路制作方面，MOS工艺得到广泛的应用；可编程逻辑技术及其器件问世，计算机作为一种运算工具在科研领域得到了广泛的应用。（2）：20世纪80年代，集成电路设计进入了CMOS时代，复杂可编程逻辑器件进入商业应用，相应的辅助设计软件投入使用；80年代末，出现FPGA；CAE和CAD技术应用更为
6、广泛（3）：20世纪90年代，随着硬件语言的标准化进一步确立，计算机辅助工程，辅助分析和辅助设计在电子技术领域获得更广泛的应用。（4）：进入21世纪EDA技术得到了更大的发展在FPGA上实现DSP应用成为可能嵌入式处理器软核的成熟，使得SOPC步入大规模应用阶段在仿真和设计方面支持标准硬件语言的功能强大的EDA软件不断推出EDA使得电子领域各学科的界限更加模糊基于EDA的用于ASIC设计的标准单元已经涵盖大规模电子系统及复杂IP核模块软硬IP核在电子行业的产业领域广泛应用 SOC高效低成本设计技术的成熟系统级，行为验证硬件语言的出现，是复杂电子系统的设计和验证趋于简单2：电子设计自动化应用对象
7、全制定或半制定ASIC FPGA/COLD开发应用 PCB3:VHDL的英文全名是VHSIC（veryhighspeedintegratedcircuit）,是硬件描述语言的业界标准之一。VHDL具有与硬件电路无关和设计平台无关的特性，并且具有良好的电路行为描述和系统描述的能力，并在语言易读性和层次化，结构化设计方面，表现了强大生命力和应用能力。VHDL支持各种模式的设计方法，如自顶向下与自底向上或混合方法。4：EDA的优势 降低设计成本，缩短设计周期 EDA工具之所以能够完成各种自动化设计过程，关键是各种库的支持，而这些库的设计是EDA公司与半导体生产厂商合作共同开发的 简化了设计文档管理
8、完全的自主权 提高了电子设计自动化程度 能够将使用环节纳入统一的自顶向下设计方案中 可以利用计算机对硬件进行测试5：面向FPGA的开发流程电路的设计与输入（HDL描述和原理如图输入方法）功能仿真（前仿真：检查所设计的电路是否满足预先设想的功能需求）综合优化（把RTL级描述和原理图描述变成门级网表描述）综合后仿真（检查综合后的结果是否和预想的设计一致）布局布线（布局：把门级网表中各个基本硬件单元适配到FPGA具体的硬件电路上；根据布局的拓扑结构和FPGA的连线资源，把这些基本硬件单元合理的连接起来）时序仿真与验证(后仿真：包含门延迟和传输线的延迟，能真是反应FPGA的实际工作情况，确保设计的稳定
9、性和可靠性)调试与加载配置6：Quartusll软件的简单了解Quartusll是Altera提供的FPGA/CPLD开发集成环境，Altera是世界最大的可编程逻辑器件供应商之一。Quartusll提供了完整的多平台设计环境，能满足各种特定设计的需要，也是单芯片可编程系统(SOPC)设计的综合性环境和SOPC开发的基本设计工具，并为AlteraDSP开发包进行系统模型设计提供了集成综合环境。Quartusll设计工具完全支持VHDL，Verilog的设计流程，其内部嵌有VHDL，Verilog逻辑综合器。Quartusll也可以利用第三方的综合工具，如LeonardoSpectrum，Syn
10、plifyPro，FPGACompilerll,并能直接调用这些工具。同样Quartusll具备仿真功能，同时也支持第三方的仿真工具，如ModelSim。此外Quartusll与MATLAB和DSPBuilder结合，可以进行基于FPGA的DSP系统开发和数字通信模块的开发。7:IP核IP就是知识产权或知识产权模块的意思。在EDA技术和开发中具有十分重要的地位。第二部分：CPLD和FPGA逻辑器件的简单了解1：低密度PLD可编程的原理简单的PLD是早期出现的可编程的逻辑器件，它的逻辑规模都比较小，只能实现通用的数字逻辑电路的一些功能，在结构上是由简单的“与-或”门阵列和输入输出单元组成。常见的
11、PLD有PROM,PLA，PAL，GAL等。(1):PROMPROM的与阵列为全译码阵列，器件的规模将随着输入信号数量n的增加成指数级增长。因此PROM一般只用于数据存储器，不适于实现逻辑函数。PROM的或阵列为可编程的阵列,用来选取需要的最小项。下图是PROM表示的PLD阵列图米来*在简单PLD中,PLA的内部结构灵活性最高。编程控制复杂，其开发工具也较难设计。PLA未得到普遍推广应用。下图是PLA的逻辑阵列示意图12IIIO夕?IDplA逻辑阵列示意图pi严|Li(3)：PaLM列可编E)UUU使输入项增多，或阵列固定使器件(J1C)o是一种与阵列可编程、或阵列固定的器件。与阵列可编程使输
12、入项增多简化。器件编程的灵活性不够。下图是PAL结构图bIiIo(IsF、1(rf(r-T(31%L1)jF%Jh-PA:结构OiOiOo(4) :GAL美国Lattice公司在PAL器件与或门阵列的基础上于1985年推出了另一种高性能、高应用灵活性的可编程逻辑器件一通用阵列逻辑GAL。GAL器件采用了浮栅存储E2CM0S工艺，具有电擦写反复编程的特性。GAL的基本逻辑部分与PAL相同，也是与阵列可编程、或阵列固定的PAL结构，但它与PAL的不同之处是在其输出端设置了可编程的输出逻辑宏单元OLMC(OutputLogicMacroCell)。通过编程写入，用户可将OLMC设置为不同的工作状态，
13、这样一种型号的GAL器件就能具备PAL器件先前讨论过的全部四种输出模式及其派生类型，这就为实现组合逻辑电路和时序逻辑电路的分块设计提供了方便，从而显著的增强了器件的通用性。因而GAL被称为通用可编程逻辑器件。2：CPLD结构和可编程原理CPLD结构逻辑块(LB)也称逻辑阵列块(LAB)是PLD的基础，由它来实现基本的逻辑功能。一个逻辑块LB般由多个(816个)逻辑宏单元构成(MAX70O0系列)。不同厂家、不同系列的产品结构略有差异。可编程连线PI负责信号传递，连接所有的逻辑宏单元，或I/O与宏单元的连接。I/O控制块(IOB)负责输入输出引脚的电气特性控制，比如可以设定集电极开路输出，摆率控
14、制，三态输出等。下图是Altera公司的MAX7000S的结构图LABLogicArrayBlock,has16macroceIllsMAX7000S的结构图CPLD是基于乘积项的，乘积项阵列是一个与阵列，每一个交叉点都是一个可编程点，通过与阵列产生乘积项。后面的或门把按要求产生的乘积项加起来，得到需要的暑促逻辑函数。CPLD的性能特点可多次编程、改写和擦除。采用CMOSEPROM、EEPROM、FlashMemory和SRAM等编程技术，具有高密度、高速度、高可靠性和低功耗。I/O端数和内含触发器可多达数百个，集成度远远高于PAL和GAL。有灵活多样的逻辑结构，可满足各种数字电路系统设计的需
15、要。内部时间延迟与器件结构及逻辑连接等无关，可预测，易消除竞争冒险。有多位加密位，且器件等效数千个逻辑门以上，因此可杜绝编程数据的非法抄袭。3：FPGA的结构及工作原理FPGA都采用查找表(Look-Up-Table丄UT)来实现逻辑函数。如Altera的FLEX/ACEX/APEX系列器件和Xilinx的多数器件。FPGA的编程配置元件都是SRAM。由于SRAM较易制造，且其可重复编程使用的次数几乎无限，所以目前高集成度的可编程逻辑器件几乎都是FPGA。与CPLD相比，FPGA具有更高的集成度、更强的逻辑功能更大的灵活性。下图是Xilinx公司FPGA基本的组成结构帚A口一口半UJ.匸口S園Eg電L耳!料-山一r1L-11=-1L-P藝口SC3蠱口;吕囿Hca圏囿團劉131111匸口Xilin
