《数字钟+12小时制+时分校正.doc》由会员分享，可在线阅读，更多相关《数字钟+12小时制+时分校正.doc（9页珍藏版）》请在金锄头文库上搜索。
1、 目 录1 课程设计目的 12 课程设计题目描述和要求 13 课程设计报告内容 13.1 设计方案的选定与说明 13.2 论述方案的各部分原理 13.3 相关的计算 83.4 电路的总图 84 总结 85 附图 101 设计的目的(1) 会运用电子技术课程所学到的理论知识，独立完成设计课题；(2) 会将单元电路组成系统电路的方法；(3) 了解数字计时装置的基本工作原理和简单设计方法；(4) 熟悉中规模集成电路和半导体显示器件的使用方法；(5) 通过查阅手册和文献资料，培养独立分析和解决实际问题的能力。2 题目描述和要求(1) 时间以12小时为一周期；(2) 要显示时、分、秒；(3) 具体校时功
2、能，可以分别对时及分进时单独校时，使其校正到标准时间；(4) 为了保证计时的稳定及准确须由晶体器提供表针时间基准信号。3 报告内容3.1 计方案的选定与说明数字钟电路是一个典型的数字电路系统，其由时、分、秒计数器以及校时和显示电路组成。数字钟是一个对秒（即频率为1HZ）进行计数的计数电路。由于计数电路启动时的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校正（校正时，分等）电路，同时频率为1HZ的信号必须做到准确稳定。数字式计时器一般都有振荡器、分频器、译码器、显示器等几部分组成。其中，振荡器和分频器组成标准秒信号发生器，有不同进制的计数器、译码器和显示器组成计时系统。秒信号
3、送入计数器进行计数，把累加的结果以“时”、“分”、“秒”的数字显示出来。“时”显示由二十四进制计数器、译码器和显示器构成；“分”和“秒”显示分别由六十进制计数器、译码器和显示器构成。数字钟原理 数字钟的原理框图如图一所示，它由振荡器、计秒电路、计分电路、计时电路译码显示电路等组成，工作时，石英晶体振荡器产生频率稳定的脉冲，经过若干次分频，得到秒脉冲信号，并送计秒电路；当秒计数器给满60秒时，输出秒进位信号，送计分电路，当分计数器满60分时，输出分进位信号，并送计时电路，当时计数满12小时后，时分秒计数器同时自动复0，又开始新的 12小时。 图一 数字钟的原理框图 3.2 论述方案的各部分原理
4、(1)石英晶体振荡电路 石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率容易调整。用反相器与石英晶体构成的振荡电路如下图。晶体振荡器电路给数字钟提供一个频率稳定准确的32768z的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用门电路构成；另一类是通过非门构成的电路，本次设计采用了后一种。如图二所示，由非门与晶体、电容和电阻构成晶体振荡器电路，实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一
5、个高增益的反相放大器。电容、与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。 图二 晶体振荡器如果精度要求不高可以采用集成电路定时器555与RC组成的多谐振荡。多谐振荡器也称无稳态触发器，它没有稳定状态，同时毋须外加触发脉冲，就能输出一定频率的矩形脉冲（自激振荡）。用555实现多谐振荡，需要外接电阻R1，R2和电容C，并外接+5V的直流电源。电路图如图三： 图三 555定时器(2)分频器的设计由于石英晶体振荡器产生的频率很高，要得到秒脉冲，需要用分频
6、电路。 74Sl790管脚图 74LS90功能表 输 入输 出功 能清 0置 9时 钟QD QC QB QAR0(1)、R0(2)S9(1)、S9(2)CP1 CP2110XX0X X0000清 00XX011X X1001置 90 00 XX 0 1QA输出二进制计数1 QDQCQB输出五进制计数 QAQDQCQBQA输出 8421BCD 码十进制计数QD QAQDQCQB输出 8421BCD 码十进制计数1 1不 变保 持十分之一秒计数器和分计数器是十进制，所以只需要将 74LS90 接成十进制即可。电路图选用3片中规模集成电路计数器74LS90可以完成分频的功能因每片为十分之一分频，3片
7、级联则可获得所需要的频率信号，即第一片的Q0端输出频率为500Hz，第二片的Q3端输出为10Hz。分频器的功能只要有两个：第一是产生标准脉冲信号，第二提供功能扩展电路所需要的信号(3)显示器的设定译码器的对应段相连。系统用七段发光二极管来显示译码器输出的数字，而且显示器用的是共阴（接地）显示器。(4)校时电路当数字钟接通电源或者计时出现误差时，需要校正时间（或者称校时），校时是数字应具备的基本功能，一般电子手表都具有时、分、秒等校时功能，为电路简单，这里只进行时和分的校时。如图四所示校时电路设计要求：在小时校正时不影响分和秒的正常计时，在分校时不影响秒和小时的正常计数。校时电路具体如下：数电路
8、：脉冲信号经过计数器，分别得到：秒“个位、十位，”分“个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为60进制，小时为12小时。 图四 校正电路(5)译码器；译码是将给定的代码进行翻译，采用的码制不同，译码电路也不同。74LS48驱动器是与8421BCD编码计数器配合用的七段译码驱动器。74LS48的输入端和计数器对应的输出端， 74LS48引脚图数字或功能输 入输 出LT非Ibr非 A3 A2 A1 A0Ib非/Yb非a b c d e f g0123456789101112131415灭灯灭零试灯 1 1 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1
9、 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 0 0 0 0 1111111111111111001 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0
10、 0 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 0 1 1 1 0 0 1 0 1 1 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 74LS48真值表 3.3 相关的计算输出电压的平均值：U0=0.9U2脉动系数：S=0.67输出的脉冲频率为f=1/(R1+2R2)C1ln2=1KHZ，周期T=1/f=1ms3.4 电路的总图见附图电路的调试：（1）段译码器与七段显示器的测量：把显示器与74LS48相连，第一接触时，数码管完全没有显示数字，检查后发现是数码管未接地而造成的，接地后发
11、现还是没有显示正确的数字，后来经过同学的调试发现芯片引脚接触不良，所以确认芯片是否接触良好是非常重要的。（2）时间计数器的连接和测试：这里的问题总是接触不好，引脚接触不良，但是只要有耐心还是比较容易解决的。（3）校时电路：校时电路的问题不是很大。没有什么错误。4 总结 次对数字钟的设计与制作，让我了解了一些设计电路的步骤，同时也了解了关于数字钟的设计原理与设计思想，这次想到数字钟是由于我的Protel DXP（电路设计教程）里要求的课程设计，但是由于时间的紧迫，这个设计没有进行仿真，比较遗憾，不过在设计的过程中还是是学到不少东西的，由于有些芯片我们在数字电子技术基础里没有学过的，我们在查找这些资料的过程中就学到很多东西，有些芯片本来我们不懂的，但是经过查资料使我对有些不是懂的芯片有了一定的了解。如果有时间，最好能够做出一个实物图就比较了解，但是时间实在太紧拉，虽然老师布置了很久，但是由于我们要考试复习就没有多
