《秒表电路的实习报告》由会员分享，可在线阅读，更多相关《秒表电路的实习报告（15页珍藏版）》请在金锄头文库上搜索。
1、计算机辅助设计实习课程设计报告 题 目 秒表电路的设计 学 院 班 级 姓 名 学 号 第一周 到 第三周 共 3 周 目录一前言二内容摘要三关键字四技术要求五方案论证与选择1.1HZ信号脉冲装置NE555定时器2.计数器74LS1603.译码器74LS484.七段数码管（LED）5.2 线4 线译码器74ls139六电路图及电路工作原理 元件清单七设计存在的问题及解决八心得体会前言 如今，信息正是一个高度发展的产业，而数字技术是信息的基础，数字技术是目前发展最快的技术领域之一，数字技术在数字集成电路集成度越来越高的情况下，开发数字系统的使用方法和用来实现这些方法的工具已经发生了变化，但大规模
2、集成电路中的基本模块结构仍然需要基本单元电源电路的有关概念，因此用基本逻辑电路来组成大规模或中规模地方法仍然需要我们掌握。二进制数及二进制代码是数字系统中信息的主要表示形式，与，或，非三种基本逻辑运算是逻辑代数的基础，相应的逻辑门成为数字电路中最基本的元件。数字电路的输入，输出信号为离散数字信号，电路中电子元器件工作在开关状态。除此之外，由与，或，非门构成的组合逻辑功能器件编码器，译码器，数字分配器，数字选择器，加法器，比较器以及触发器是常用的器件。与模拟技术相比，数字技术具有很多优点，这也是数字技术取代模拟技术被广泛使用的原因。 此次课设更是加深了我们对数字技术的理解和认识。二内容摘要本设计
3、所实现的数字式秒表是电子设计技术中最基本的设计实验之一。该数字计数系统的逻辑结构较简单，是由控制电路，1秒脉冲发生器，译码显示电路，计数器构成的。其中控制电路是由计数器、译码器以及电阻，开关组成的电路部分。多谐振荡器是由555定时器及其外围电路组成的电路部分产生1秒的脉冲。三. 关键字计数器，译码器，显示器，555定时器构成的多谐振荡器。四技术要求 要求：1、电子秒表具有1只按钮，当按钮第一次按下后开始计时，第二次按下后停止计时并保留本次计时时间，第三次按下后电子秒表复位，为下一轮计时做准备。 2、用2只八段数码管显示计时时间，计时范围为00秒 - 99秒。五方案论证与选择 1、 数字式秒表，
4、就需要显示数字。根据设计要求，要用数码来做显示器。题目要求最大记数值为99秒，则需要2个7段数码管作为显示。要求计数分辨率为1秒，那么我们需要相应频率的信号发生器。 选择信号发生器时，有两种方案：一种是用晶体振荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。石英晶振荡器精度很高，一般都需要多级分频。秒表核心部分计数器，此次选择74LS160计数器。它具有同步置数和异步清零功能。主要是利用它可以十分频的功能。计数脉冲是由555定时器构成的多谐振荡器，产生100赫兹脉冲。如果精度要求高，也可采用石英振荡器。 在选择译码器的时候，有多种选择，如74LS47，74LS48等4-
5、7线译码器。如果选择7447，则用来驱动共阳极数码管；如果选择7448，则用来驱动共阴极数码管。2、元件选择、说明 1HZ脉冲信号发生器 本设计采用集成电路555定时器与电阻和电容组成的多谐振荡器。上图为555定时器的管脚图。图(a) 555组成的占空比可调的多谐振荡器图(b)工作波形555组成的多谐振荡器可以用作各种时钟脉冲发生器，图（a）为脉冲频率可调的矩形脉冲发生器，调节Rp可得到任意频率的脉冲信号，由于电容C充放电回路的时间常数不等，所以（a）输出波形为矩形脉冲，矩形脉冲的占空比随频率变化而变化。555组成的多谐振荡器参数计算公式：f=1/T=1.43/（R1+2R2）*Cq=(R1+
6、R2)/(R1+2R2)经过计算并实际调整，方案为R1=10千欧，R2=2.5千欧，c1=100微法。在实践中，如果用示波器观察到频率不正确，可调整Rp来改变频率，减小误差。计数器74ls160RD LD ET EP CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 D C B A D C B A 1 1 0 保 持 1 1 0 保 持 1 1 1 1 计 数74LS160功能表1234 56789101112131474LS160RDCPD1GNDEPVCCD01516D2D3LDETQ3Q2Q1Q0CO74LS160的管脚图及功能表如下: 图7 为74LS1
7、60管脚图及功能表74LS160为异步清零计数器，即端输入低电平，不受CP控制，输出端立即全部为“0”，功能表第一行。74LS160具有同步预置功能，在端无效时，端输入低电平，在时钟共同作用下，CP上跳后计数器状态等于预置输入DCBA，即所谓“同步”预置功能（第二行）。和都无效，ET或EP任意一个为低电平，计数器处于保持功能，即输出状态不变。只有四个控制输入都为高电平，计数器（161）实现模10加法计数，Q3 Q2 Q1 Q0=1001时，RCO=1。8421码加权计数器：，QD、QC、QB、QA输出见计数器工作波形图：显示译码芯片74ls48 BCD七段译码器。其输出的是驱动七段字形的七个信
8、号，最常见的型号有74LS48、74LS47等。 8的输入端是A3A2A1A0四位二进制信号（8421BCD码），a、b、c、d、e、f、g是七段译码器的输出驱动信号，高电平有效。可直接驱动共阴极七段数码管。74LS48管脚排列图：74LS48功能示意图:数码管共阴式LED数码管的原理图，使用时，共阴级接地，7个阳极ag由相应的BCD七段译码器来驱动，显示规则如下表：0123456abcdefg显示HHHHHHL0LHHLLLL1HHLHHLH2HHHHLLH3LHHLLHH4HLHHLHH5LLHHHHH6HHHLLLL72 线4 线译码器74ls139 139为两个2 线4 线译码器，当选
9、通端（G1）为高电平，可将地址端（A、B）的二进制编码在一个对应的输出端以低电平译出。若将选通端（G1）作为数据输入端时，139 还可作数据分配器。 管脚图如下： 六、 电路图及电路工作原理根据所选元件的真值表，连接好元件即可。原理图如下：图1为电子秒表的原理图,按功能可分为5个单元电路进行分析。其中单元1为多谐振荡器；单元2为2-4线译码开关控制电路；单元3为计数器和分频器；单元4为译码显示单元。工作原理本电路使用74ls160级联成100进制的计数器，即可满足题目的要求量程为最大99秒。左边的74ls160为十位，右边的74ls160为个位秒，右边的进位输出端接到左边的计数控制端CET，而
10、两块芯片的CLK均接同一个时钟信号，当各位秒进位时，右边的74ls160仅为输出端输出高电平，由于左边的74ls160CET端接右边的进位输出端，故每次个位进位时，十位秒就加一，根据芯片资料控制其他端口，这样就组成了一个100进制的加法计数器。控制部分，由于题目要求只采用一个开关来控制开始计数、保持计数、清零，一个开关来控制多个状态，我采用的是用一块74ls160接成一个3进制的加法计数器，再通过一个2-4线译码器将3进制计数器的3个状态译出来。采用一个弹性开关的来控制3进制计数器的时钟信号，开关每次按下弹起的瞬间，74ls160芯片获得一个上升的时钟沿，每按一次加一。由此通过译码芯片的输出端
11、来控制100进制计数器的计数、保持、清零。具体接法如下图：元件清单表2 元件清单表元件规格数量元件规格数量与非门74LS0027段数码管红色2定时器5551电阻2.5k1计数器74LS1603电容100uf2电阻47014电阻10k1译码器74ls482开关弹性开关1为了验证自己的方案是否可行，我先采用了protues仿真验证了一下，因为protues能形象的检验设计的是否可行，而protel不是很能形象的表现出结果。通过protues仿真结果可知，理论上我的设计是可以实现的，于是我又了更高的兴致去继续我的设计。下图是protues仿真的效果图： Proteus仿真是可以，但是我们课程没学过这
12、个，这是我自己自学的，本来做这个实习老师就要求我们最好能用protel仿真出来，因为protel仿真也是我们这次实习的主要内容之一。为了能测试一下我在protel中仿真出来，我满怀好奇连接完了原理图。然后设置好了几个观测点，点击simulate。刚开始未能出现仿真结果，因为自己还没为元件编号！通过自己的细心慢慢解决了问题。我的仿真结果出来了。上图为74ls160 100进制输出端的波形图，有图分析可知此为100进制。此图为74ls48译码芯片的输出端的波形变化，按照对应时间的高低电平，可推算出相应的数字！原理图和仿真都搞完之后，剩下的就是画pcb板了！PCB版的制作 新建一个pcb文件，将新建
13、的pcb文件保存，然后进入pcb文件，点击designImport from project。即可将原理图导入到pcb中。最后将元件的位置摆好点，让整体布局显得美观、整齐。 下面的图片是我绘制的pcb图： 顶层 底层 整体布局七设计存在的问题及解决 1、刚开始设计时未能选择适当的芯片，开始时选用74ls163，它是4位2进制计数器，如果采用此芯片设计成100进制计数器，将使得电路复杂很多，后面认识到4位2进制与十进制芯片的区别后，采用十进制芯片明显比简单很多。经过考虑之后放弃了使用了4位2进制芯片，转而采用74ls160十进制计数器。从而解决了许多困难。 2,、控制部分需要只用一个开关来控制三个状态，开始计时、保
