《根据DDWS的任意波形发生器的设计》由会员分享，可在线阅读，更多相关《根据DDWS的任意波形发生器的设计（17页珍藏版）》请在金锄头文库上搜索。
1、* *基于 DDWS 的任意波形发生器的设计* * *基于 DDWS的任意波形发生器的设计随着科学实验和研究需求的不断发展， 传统的信号发生器在一些特定的场合已经不能满足要求， 因为在许多应用及研究领域， 不但需要一些规则的信号， 同时还需要一些不规则信号用于系统特性的研究， 如某些电子设备的性能指标测试、系统中各种瞬变波形和电子设备中出现的各种干扰的模拟研究， 就需要能提供一些非常规测试信号甚至是任意信号的信号源， 即能产生现场所需波形的任意波形发生器。任意波形发生器在电子测量、 雷达、通信、遥测遥感以及电子等领域有着不可或缺的优势， 它可以通过数字方式精确地控制和发生模拟有限带宽信号， 通
2、过相位累加功能使相位与波形采样点数据产生关联， 并可通过相位的方式以一定的频率查找输出波形数据， 经过数模转换获得用户所需要的待合成模拟信号， 而对相位的控制和运算可以通过数字的方法较方便的实现。直接数字合成（ DDS-Digital Direct Synthesis ）芯片是研究开发任意波形发生器的核心器件。运用 DDS 技术生产的任意波形发生器不仅能够产生正弦波、方波、三角波等固定波形，还可以产生任意编辑的波形。1 原理介绍1.1DDS 基本结构奈奎斯特定理告诉我们，对一个有限带宽时间连续的模拟信号进行采样时，如果采样频率大于该模拟信号最高频率的两倍时， 可通过采样后的数字信号还原出原始模
3、拟信号。 而 DDS 技术解决的是将已数字化的模拟信号通过一种数字合成方法模拟化的问题， 即它解决的是将基于奈奎斯特定理数字化了的模拟信号以数字的方式合成后恢复原始模拟信号的问题。典型的 DDS 系统由相位累加器、波形 ROM 、数字 / 模拟信号（ D/A ）转换器以及低通滤波器 (LPF) 组成，如图 1 所示。KN波形 ROMD/A转换器f 0相位累加器低通滤波器f c图 1 DDS 基本结构* *图 1 中的相位累加器结构如图 2所示。相似量化N位序列加法器寄存器K N位N位N位f c图 2 相位累加器结构示意图相位累加器由一个 N 位加法器和 N 位寄存器构成，通过把一个时钟的累加结
4、果反馈回加法器的输入端实现累加功能。 从而使输出结果每一个时钟周期递增K。这里的 N 是相位累加器的字长，这里的 K 称频率控制字。波形 ROM 示意图如图 3 所示。当 ROM 地址线上的地址（相位）改变时，数据线上输出相应的量化值 (幅度量化序列 )。正弦幅度量相位量化序列序列地址数据波形 ROM图 3 波形 ROM示意图D/A 转换器将波形 ROM 输出的幅度量化序列转化成对应的电平输出， 将数字信号转换成模拟信号。 但输出波形是一个阶梯波形， 必须经过抗镜像滤波， 滤除输出波形中的镜像才能得到一个平滑的波形。 抗镜像滤波器一般是一个低通滤波器，它要求在输出信号的带宽内有较平坦的幅频特性
5、， 在输出镜像频率处有足够的抑止 。1.2DDS 性能参数a)相对带宽频率控制字 K 唯一地确定一个单频模拟余弦信号 s tcos 2 f0t 的频率 f0K(1)f02 N fc当频率控制字 K=1时，直接数字合成器输出的信号频率是最低输出频率，f0 minfc 2 N ，当相位累加器的字长很大时，最低输出频率可达Hz 。直接数字合* *成器输出最高频率受到时钟频率和抽样定理的限制。也就是说f 0max1 2 fc 。在实际的应用中考虑到输出滤波器的非理想特性，一般认为直接数字合成器最高输出频率为 0.4fc 。直接数字合成器输出频率取决于相位累加器字长N ，频率控制字 K以及时钟频率 fc
6、 。输出频率范围是指频率合成器的最小输出频率与最大输出频率之差 f 0maxf0min 表示， f0maxf0min 越大输出频率范围越大，也可用相对带宽公式 (2)表示。f0maxf0min2(2)ff0minf0maxb) 频率分辨率频率合成器的输出频率值是不连续的， 直接数字合成器的分辨率就是直接数字频率合成器的最小频率步进， 也就是它的最小输出频率或输出频率的最小间隔。即ffc(3)2Nf0 minc) 频率转换时间直接数字合成器的频率转换时间可以近似认为是实时的。 这是因为它的相位序列在时间上是离散的， 在频率控制字改变以后， 要经过一个时钟周期以后才能按照新的相位增量累加， 所以也
7、就是说， 它的频率转换时间就是频率控制字的传输时间，即一个时钟周期。 若时钟周期为 100MHZ ，则频率转换时间为 100ns 。时钟频率越高， 转换时间就越短， 但再也不能小于数字门电路的延迟时间。 转换时间或可用频率切换时间概念描述， 即指的是频率合成器输出频率由一个频率点切换到另一个频率点并达到稳定所需要的时间。 该指标与频率合成所采用的技术有密切关系。d) 频率稳定度频率稳定度指的是在一定时间间隔内输出频率值与标准频率值间的偏差， 分为长期频率稳定度，短期频率稳定度和瞬态频率稳定度三种。e) 频率变化输出信号相位连接由直接数字合成器的工作原理得知： 改变直接数字合成器的输出频率，上是
8、改变每次的相位增量，即改变相位函数的增长速率。当频率控制字由实际K1 变为 K2 之后，它是在已有的积累相位 Nk1 之上，再每次积累 K2 ，相位函数曲线是连续的，只是在改变频率的瞬间其斜率发生了突变， 因而保持了输出信号相位的连续。直接数字合成器输出信号的相位是不连续的， 而间接频率合成器虽然输* *出信号相位是连续的， 但频率转换时间较长。 在有些场合， 对信号的相位连续有严格要求，这是因为信号的相位不连续。 可能导致频谱的扩散， 不利于频谱资源的有效利用。f) 任意波形的输出由直接数字合成器的工作原理得知， 输出信号的波形取决于在 RAM 中存放的函数表格。如果在 RAM 中存放正弦函
9、数或余弦函数，即可输出正弦波形或余弦波形。若在 RAM 中存放三角波、锯齿波和方波等函数，则可以输出所需的波形。根据 DDS 的原理及其参数可知， 其频率分辨率高，输出频点多，可达 2N 个，相比较而言，其分辨率远远高于传统的频率合成方法的分辨率。此外，DDS 不需要通过相位反馈来实现频率合成，所以频率的建立以及切换相对来说很快，切换速度可用s来表示，在DDS 中各个部分相对独立。因为DDS 中需要的信号频率、相位、幅度都是由数字信号部分控制，如调制部分可以由K 控制，如果在进行chirp条只是，只用在K 前再加上累加器即可；调相时在PC 输出端直接加上调制信号； 调幅时直接在 ROM 表输出
10、端对幅度进行控制， 因此可以预置内部 PC 的初始值来精确控制输出信号，因此， DDS 可实现各种数字调制。2 方案设计从以上分析可知， DDS 具有产生任意波形、输出相位噪声低等优点，适用于实现任意波形发生器。 DDS 可分为直接数字频率合成（ DDFS ）和直接数字波形合成（ DDWS ）。 DDFS 与 DDWS 具有各自特点，在 DDFS 技术中，采样频率是固定的，当产生信号的函数波形相同而频率不同时，仅需改变频率控制字，而不需要将波形查找表中的数据作任何变动。 DDFS 在产生常规窄带信号时质量较好，且频率切换速度快。 DDFS 通过取相位累加器的高 M 位作为正弦查找表地址来解决存
11、储器容量有限的问题 $但由此产生了相位截断，在输出信号中引入杂散。同时，当波形突变时易失真。 DDWS 以采样频率逐点输出信号波形数据，只需提前将波形数据导入存储器中即。可在产生信号时， DDWS 需提前计算信号波形点数与采样时钟频率的关系， 一旦将数据导入存储器， 信号的频率就将固定下来。在产生常规信号时， DDWS 较 DDFS 复杂，且不能随意改变信号频率。但 DDWS 不存在相位截断问题，在用作产生不要求频率易变的非常规信号（如 Chirp 信号）时，能更精确地还原波形。同时，采用 DDWS 技术可以与预失真和相位调制结合，二 DDFS 技术却不具备这种潜力。用 DDWS 产生 Chi
12、rp 信号K,2K,3K* *具有结构简单、精度高的优点，是一种极具竞争力的方案。因此，本方案将采用DDWS 实现任意波形发生器，并用上位机发数据，通过 USB 或串口下发。其设计框图如图4 所示。上位机显控界面参数设置USB 或串口下发数据控制接口高速存储器地址生成FPGA功能实现D/A转换时钟控制逻辑系统时钟低通滤波波形输出示波器图 4 任意波形发生器系统框图图中采用 FPGA 设计 DDWS 电路，这种方法比采用专用 DDS 芯片更为灵活因为只要改变 ROM 的数据，就可以产生任意波形， 因而具有相当大的灵活性。数据控制接口中的相位累加器是 DDWS 技术的核心，类似一个计数器，有时钟信
13、号上升沿触发。 频率控制字 K 控制相位累加器的步长， 每来一个上升沿，相位累加器前一次的基数与频率控制字 K 相加，得到新相位。新相位作为 ROM查询表的地址（图中的地址生成） ，设基地址为 0，则依次按照顺序读取相应的波形数据（共 2N 个频点），如图 5 所示。当相位累加器累加满量程时，会产生一次溢出， 完成这一个周期， 产生了一个周期的信号。 相应的查找表经过一个循环，回到初始位置，开始产生下一个周期的信号。信号经过 D/A 转换输出阶梯波形， D/A 转化器后接一低通滤波器， 用于滤除阶梯信号中的谐波分量。感兴趣的波形在示波器中显示。以正弦波为例， DDWS 实现波形产生的流程如* *图 6所示。地址0.K2K.数据01.K.2K. 2N-1图 5ROM 寻址相位累加器高速存储器D/A转换低通滤波器图 6 DDWS生成波形过程3 仿真结果
