《简易交通灯控制逻辑设计.doc》由会员分享，可在线阅读，更多相关《简易交通灯控制逻辑设计.doc（13页珍藏版）》请在金锄头文库上搜索。
1、数字逻辑课程设计 简易交通灯控制逻辑设计 课题名称 简易交通灯控制逻辑设计 班 级 计算机科学与技术01班 姓 名 李永梅 指导教师 邓秋霞 日 期 2008.6.24 前言目前，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。特别是可编程逻辑器件的大量应用，传统的74系列标准逻辑器件在应用系统的设计中应用越来越少。但是数字电子技术中作为理论基础的基本原理并没有改变。因此，基本单元电路，基本功能模块及基本的分析方法仍然是本次设计的基本内容。本次设计主
2、要是简易交通灯控制 。 2008-6-24目录一 摘要1二 设计要求1三 系统概述11 设计原理 12 原理框图 1四 单元电路分析与设计21倒计数及译码显示电路计22控制电路的设计.63 信号产生及分频电路设计 74 整个交通灯控制总电路图 8五 收获与体会. 9六 主要元器件.10七 鸣谢. . . . . .10八 参考文献. .10一 摘要在现代城市中，人口和汽车日益增长，市区交通也日益拥挤，人们的安全问题也日益重要。因此，红绿交通信号灯成为交管部门管理交通的重要工具之一。有了交通灯人们的安全出行有了很大的保障。 自从交通灯诞生以来，其内部的电路控制系统就不断的被改进，设计方法也开始多
3、种多样，从而使交通灯显得更加智能化。尤其是近几年来，随着电子与计算机技术的飞速发展，电子电路分析和设计方法有了很大的改进，电子设计自动化也已经成为现代电子系统中不可缺少的工具和手段，这些为交通灯控制电路的设计提供了一定的技术基础。 因此，在本次课程设计里，将以传统的设计方法为基础，引入了数字电路，将模拟信号转化为数字信号，利用了数字逻辑这一强大工具，同时还运用了Multisim软件对所设计电路进行了仿真。关键字：秒脉冲发生器 分频器 减计数器 译码器 主控电路二 设计要求：1 定周控制：主干道绿灯45秒，支干道绿灯25秒2 每次由绿灯变红灯时，应有5秒黄灯作为过渡3 分别用红黄绿色发光二极管表
4、示信号灯4 设计计时显示电路三 系统概述：3.1设计原理：本次设计主要分为三个部分，第一部分：信号产生及分频；第二部分：主控制电路控制信号灯状态；第三部分：倒计时并显示计时。在本次设计中采用555定时器产生CP=1Hz的脉冲信号，经过用74161设计的预置状态为11的5进制加计数器，并使进位位作为脉冲输出，实现5分频，然后用芯片74161和74139实现主干道和支干道红，绿，黄色灯亮的时间控制，最后一部分的减计数器选用74193进行级联计数，译码器选用cc4511， 本人主要设计减计数器及数码管显示倒计时部分。3.2原理框图 主 控 电 路30S计时50S计时CP时钟源红 黄 绿译 码 驱 动
5、 电 路数码管计数器译 码 驱 动 电 路数码管计数器红 黄 绿四 单元电路设计： 4.1倒计时及译码显示电路设计4.1.1计数器 倒计时计数电路主要由计数器构成，它在整个系统设计中的作用是实现计时计数，在此我们选用减法计数器，因为本设计说明时间可预置，所以需要可预置数的减计数器。目前，在实际工程应用中，我们已经很少使用小规模的触发器去拼接成各种计数器，而是直接选用集成计数器产品。 有超前进位，当加计数至1111时，在CPu的低电平期间，进位输出端输出一个宽度约等于CPu低电平部分的低电平脉冲；当减计数至0000时，在CPd的低电平期间，借位输出端输出输出一个宽度约等于CPd低电平部分的的低电
6、平脉冲。 当把和分别连接后一级的CPD和CPU即可进行级联计数。时钟同步十进制加减计数器74LSl92、双时钟同步4位二进制加减计数器74LSl93: 双时钟双时钟同步加减计数器74LSl92、4LSl93的逻辑符号和引脚图74LS192、74LS193是具有双时钟（两个CP端）的可异步清零、可预置数的同步加减计数器，它们的控制功能和引脚完全相同，但74LS192是十进制计数器，而74LS193是4位二进制计数器，74LS192、74LS193功能说明： 异步清零。当清零端（CR）为高电平时，不管时钟端（CPd、CPu）状态如何，即可完成清零作用。 异步预置。为低电平时，不管时钟端（CP）状态
7、如何，输出端（Q0Q3）与数据输入端（d0d3）相同。 同步计数,作用在CPu 上的CP脉冲上升沿，使计数器进行加法计数；作用在CPd上的CP脉冲上升沿，使计数器进行减法计数，计数是同步的。当进行加法计数或减法计数时，可分别使用CPu端或CPd端，不使用的CP端应为高电平。 有超前进位，当加计数至1111时，在CPu的低电平期间，进位输出端输出一个宽度约等于CPu低电平部分的低电平脉冲；当减计数至0000时，在CPd的低电平期间，借位输出端输出输出一个宽度约等于CPd低电平部分的的低电平脉冲。 当把和分别连接后一级的CPD和CPU即可进行级联计数。74LS192、74LS193的引出端符号说明
8、（引脚功能）：借位输出端（低电平有效）进位输出端（低电平有效） CPd 减计数时钟输入端（上升沿有效）CPu加计数时钟输入端（上升沿有效）CR异步清零端（高电平有效）D0D3 并行数据输入端 异步并行置入控制端（低电平有效）Q0Q3 输出端（Q0是低位）本次课程设计需要50进制和30进制减计数器各一个，所以采用两个74193级联计数，将表示个位的计数芯片借位端连接后一级的CPD即可进行级联计数，后一级输出为十位位。以下为设计中用到的50和30进制减计数器。以下为计数器的逻辑电路图：计数范围为490的50进制减计数器 计数范围为290的30进制计数器 4.1.2 BCD码七段译码驱动器此类译码器
9、型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用CC4511 BCD码锁存七段译码驱动器。驱动共阴极LED数码管。下图为CC4511引脚排列 CC4511引脚排列其中A、B、C、D BCD码输入端a、b、c、d、e、f、g 译码输出端，输出“1”有效，用来驱动共阴极LED数码管。 测试输入端，“0”时，译码输出全为“1” 消隐输入端，“0”时，译码输出全为“0”LE 锁定端，LE“1”时译码器处于锁定（保持）状态，译码输出保持在LE0时的数值，LE0为正常译码。在本数字电路实验装置上已完成了译码器CC4511和数码管BS202之间的连接。实验时，只要接通+
10、5V电源和将十进制数的BCD码接至译码器的相应输入端A、B、C、D即可显示09的数字。四位数码管可接受四组BCD码输入。CC4511与LED数码管的连接如下图所示。 CC4511驱动一位LED数码管下表为CC4511功能表。CC4511内接有上拉电阻，故只需在输出端与数码管笔段之间串入限流电阻即可工作。译码器还有拒伪码功能，当输入码超过1001时，输出全为“0”，数码管熄灭。 输 入输 出LEDCBAabcdefg显示字形01111111010000000消隐01100001111110011000101100000110010110110101100111111001011010001100
11、11011010110110110110110001111101101111110000011100011111110111001111001101110100000000消隐01110110000000消隐01111000000000消隐01111010000000消隐01111100000000消隐01111110000000消隐111锁 存锁存4.1.3数码显示译码器七段发光二极管(LED)数码管 LED数码管是目前最常用的数字显示器，下图 (a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。 (a) 共阴连接（“1”电平驱动） (b) 共阳连接（“0”电平驱动）(c) 符号及引脚功能 LED数码管一个LED数码管可用来显示一位09十进制数和一个小数点。小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色
