第七章 时序逻辑电路题库

上传人:枫** 文档编号:558369985 上传时间:2023-03-14 格式:DOCX 页数:15 大小:171.56KB
返回 下载 相关 举报
第七章 时序逻辑电路题库_第1页
第1页 / 共15页
第七章 时序逻辑电路题库_第2页
第2页 / 共15页
第七章 时序逻辑电路题库_第3页
第3页 / 共15页
第七章 时序逻辑电路题库_第4页
第4页 / 共15页
第七章 时序逻辑电路题库_第5页
第5页 / 共15页
点击查看更多>>
资源描述

《第七章 时序逻辑电路题库》由会员分享,可在线阅读,更多相关《第七章 时序逻辑电路题库(15页珍藏版)》请在金锄头文库上搜索。

1、1. JK 触发器可完成:保持、置0、置1、翻转四种功能。(对)2、JK触发器只有置0、置1两种功能。(错3、JK触发器只有保持、翻转两种功能。(错4、JK触发器可完成:保持、置0、置1、计数四种功能。(错5、RS 触发器没有不确定的输出状态。(错)6、RS 触发器有不确定的输出状态。(对)7、仅具有保持和翻转功能的触发器是RS触发器。(错8、仅具有保持和翻转功能的触发器是T触发器。(对9、仅具有保持和翻转功能的触发器是T触发器。(错10、仅具有翻转功能的触发器是T触发器。(对11、同步时序逻辑电路中各触发器的时钟脉冲CP是同一个信号。(对12、同步时序逻辑电路中各触发器的时钟脉冲CP不是同一

2、个信号。(错13、异步时序逻辑电路中各触发器的时钟脉冲CP不是同一个信号。(对14、异步时序逻辑电路中各触发器的时钟脉冲CP是同一个信号。(错15、触发器在某一时刻的输出状态,不仅取决于当时输入信号的状态,还与电路的原始状态有关。(对16、触发器进行复位后,其两个输出端均为 0.(错17、触发器进行复位后,其两个输出端均为1.(错18、触发器与组合电路两者都没有记忆能力。(错19、基本 RS 触发器要受时钟脉冲的控制。(错20、Qn+1 表示触发器原来所处的状态,即现态。(错21、Qn 表示触发器原来所处的状态,即现态。(对22、当CP处于下降沿时,触发器的状态一定发生翻转。(错23、当CP处

3、于上升沿时,触发器的状态一定发生翻转。(错24、所谓单稳态触发器,只有一个稳定状态,而不具有其他的状态。(错25、JK触发器能够克服RS触发器存在的缺点。(对26、寄存器具有记忆功能,可用于暂存数据。(对27、74LS194可执行左移、右移、保持等几种功能。(对)28、在异步计数器中,当时钟脉冲到达时,各触发器的翻转是同时发生的。(错29、可逆计数器既能作加法计数,又能作减法计数。(对30、计数器计数前不需要先清零。(错)31、计数器只能用于计数的场合。(错)32、74LS190只能进行十进制加法计数。(错33、触发器的两个输出端分别表示触发器的两种不同的状态。 (对)34、在门电路的基础上组

4、成的触发器,输入信号对触发器状态的影响随输入信号的消失而消失。 (错)35、JK触发器是在RS触发器的基础上进行改进消除了不允许状态。(对36、D触发器是通过改进T触发器得到的。(错37、JK触发器是功能最齐全的触发器,应用最为广泛。(对38、时序逻辑电路的主要特点是具有记忆功能。 (对)39、时序逻辑电路的主要特点是具有速度快和纠错的功能。(错)40、寄存器可分为数码寄存器和移位寄存器。(对41、为保证数据的准确性,移位寄存器在输入数码前一般先清零。 (对)42、计数器是一种只能计十进制数的电路。 (错)43、时序电路中可以没有组合电路,但不能没有触发器。(对)44、主从RS触发器在CP=1

5、期间,R、S之间不存在约束。(错45、计数器除了能对输入脉冲进行计数,还能作为分频器用。(对)46、仅具有“置0” “置1”功能的触发器叫(C )A. JK触发器BRS触发器 C. D触发器 D.T触发器48、仅具有“保持”翻转”功能的触发器叫(D )A.JK触发器B. RS触发器C. D触发器D. T触发器49、仅具有“翻转”功能的触发器叫(C)A.JK触发器B. RS触发器C. T触发器D. T触发器50、为避免一次翻转现象,应采用(B)的触发器。A.主从触发B.边沿触发C.电平触发51、由与非门组成的RS触发器不允许输入的变量组合S R为(A )。A. 00B. 01C. 10D. 11

6、52、双稳态触发器的类型有( D)。A. 基本RS触发器 B.同步RS触发器53、存在空翻问题的触发器是(B )。A. D触发器B.同步RS触发器 C.主从JK触发器54、某J-K触发器,每来一个时钟脉冲就翻转一次,则其J.K端的状态应为( D )。A. J=1,K=0B.J=0,K=1C.J=0,K=0D.J=1,K=155、 某J-K触发器,每来一个时钟脉冲输出仍然不变,则其J.K端的状态应为(C )。A. J=1,K=0B.J=0,K=1C.J=0,K=0D.J=1,K=156、某J-K触发器,每来一个时钟脉冲输出一直是0,则其J.K端的状态应为(B )。A. J=1,K=0B.J=0,

7、K=1C.J=0,K=0D.J=1,K=157、某J-K触发器,每来一个时钟脉冲输出一直是1,则其J.K端的状态应为(A )。A. J=1,K=0B.J=0,K=1C.J=0,K=0D.J=1,K=158、触发器有(A )个稳定状态。A. 2B.3C.6D.859、JK触发器是在(D )触发器的基础上改进得到的。A. RS B.JK C.T D.同步 RS60、( D )触发器的功能最齐全,实用性最强。A.RS B.DC.T61、D触发器有(A )功能。A 置0和置1C.保持.置0和置162、RS触发器有(D )功能。A.置0和置1C.保持.置0和置1D.JKB. 保持和翻转D.保持置0置1和

8、不允许B. 保持和翻转D.保持置0置1和不允许63、能实现串行数据变换成并行数据的电路是( D )。A.编码器B.译码器 C.加法器D.寄存器 64、由4个D触发器组成的数码寄存器可以寄存(B )A.4位十进制数码B.4位二进制数码C. 2位十进制数码D.2位二进制数码65、不属于时序逻辑电路的有(C )。A.触发器B.计数器C.加法器D.寄存器66、由3个JK触发器最大可以组成(B )。A.四进制计数器B.八进制计数器C. 十进制计数器D.十六进制计数器67、3 位串行数码全部输入由 3 个 D 触发器组成的单向位移寄存器,全部串行输出需要( A )个CP脉冲。A.6B.8C.10D.126

9、8、设图中所有触发器的初始状态皆为0,找出图中触发器在时钟信号作用下,输出电压波形恒为0的是:( C )图。69、请判断以下哪个电路不是时序逻辑电路( C )。A.计数器 B.寄存器 C.译码器 D.触发器70、要将方波脉冲的周期扩展10倍,可采用( C )。A.10级施密特触发器B.10位二进制计数器C. 十进制计数器D.10位D/A转换器71、T触发器中,当T=1时,触发器实现(C )功能。A.置1 B.置0 C.计数 D.保持72、下列描述不正确的是( A )A. 触发器具有两种状态,当Q=1时触发器处于1态B. 时序电路存在状态循环C异步时序电路的响应速度要比同步时序电路的响应速度慢D

10、. 边沿触发器具有上升沿触发和下降沿触发两种方式,能有效克服同步触发器的空翻现象73、电路如下图(图中为下降沿JK触发器),触发器当前状态Q3 Q2 Q1为“011”,请问时钟作用下,触发器下一状态为( B )A “110” B“100” C“010” D“000”74、下列描述不正确的是( A )A. 时序逻辑电路某一时刻的电路状态仅取决于电路进入该时刻前所处的状态。B. 寄存器只能存储小量数据,存储器可存储大量数据。C. 主从JK触发器主触发器具有一次翻转性76、RS触发器要求状态由0 - 1其输入信号为(A )。A.RS=01B.RS=X1C.RS=X0D.RS=1077、时序逻辑电路设

11、计的任务是( A )A. 给定功能,通过一定的步骤设计出时序电路B. 研究电路的可靠性C. 研究电路如何提高速度D. 给定电路,通过一定的步骤说明电路的功能78、计数器是( A )A.时序逻辑器件B. 组合逻辑器件B. 定时器件D.整形器件79、以下何种电路具有记忆能力( C )A.门电路 B.组合逻辑电路C. 时序逻辑电路 D.放大电路80、时序逻辑电路一般可以分两类,即( C )A.组合逻辑电路和时序逻辑电路B.门电路和触发器B. 同步型和异步型D. 模拟电路和数字电路81、时序逻辑电路通常由门电路和( A )组成。A.存储电路B.寄存器 C.译码器82、要实现Qn+1 = Qn , JK

12、触发器的J.K取值应是:(D )A:J=0,K=0B:J=0,K=1C: J=1, K=0D: J=1, K=183、表2所列真值表的逻辑功能所表示的逻辑器件是:(C ) 表2A:译码器输入输出LLI,I.LLY,Y,YnB:选择器716X5X4X3X2X1X0X21110101XXXXXX110C:优先编码器001XXXXX1010001XXXX10000001XXX011D:比较器000001XX0100000001X001000000000084、图1所示为2个4位二进制数相加的串接全加器逻辑电路图,运算后的C4S4S3S2S1B: 11001D: 10101结果是:(A )A: 110

13、00C: 10111i. 图185、4个边沿JK触发器,可以存储(A )位二进制数A. 4B.8C. 1686、三极管作为开关时工作区域是(D )A.饱和区+放大区B.击穿区+截止区B. 放大区+击穿区D.饱和区+截止区87、下列各种电路结构的触发器中哪种能构成移位寄存器(C )A.基本RS触发器B.同步RS触发器C.主从结构触发器88、施密特触发器常用于对脉冲波形的(C )A. 定时B.计数C.整形89、T触发器中,当T=1时,触发器实现(C )功能。A置1B.置0C.计数D.保持90、用触发器设计一个24进制的计数器,至少需要(D )个触发器。A. 3B. 4C. 6D. 591、下列电路中不属于时序电路的是(C )。A.同步计数器B.异步计数器C. 组合逻辑电路D.数据寄存器92、CT74LS290计数器的计数工作方式有(C )种。A. 1 B. 2C. 3D. 493、一个五位的二进制加法计数器,初始状态为00000,问经过201个输入脉冲后,此计数 器的状态为(D )。A 00111 B00101 C01000 D0100194、下列各种电路结构的触发器中哪种能构成移位寄存器( C )A.基本RS触发器B.同步RS触D. 主从结构触发器D. SR锁存器95、时序逻辑电路中一定是含( A )A.触发器B.

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 学术论文 > 其它学术论文

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号