《课程设计车尾灯设计eda》由会员分享，可在线阅读，更多相关《课程设计车尾灯设计eda（17页珍藏版）》请在金锄头文库上搜索。
1、 电子课程设计 课程设计题目：汽车车尾灯 学院： 电子信息工程系 专业、班级：通信112201H 姓名： 沈小军 学号： 指导教师： 李东红 2013年12月课程设计题目：汽车车尾灯摘要本次设计的目的就是通过实践深入理解计算机组成原理，了解EDA技术2并掌握VHDL硬件描述语言的设计方法和思想。以计算机组成原理为指导，通过学习的VHDL语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识和基本单元电路的综合设计应用。通过对实用汽车尾灯控制器3的设计，巩固和综合运用所学知识，提高IC设计能力，提高分析、解决计算机技术实际问题的独立工作能力。一、 设计任务与要求 随着社会的发展，科学技术也在
2、不断的进步，状态机的应用越来越广泛。现代交通越来越拥挤，安全问题日益突出，在这种情况下汽车尾灯控制器的设计成为解决交通安全问题一种好的途径。在本课程设计根据状态机原理实现了汽车尾灯常用控制。汽车尾灯控制器应满足以下基本要求：1. 汽车正常使用是指示灯不亮2. 汽车右转时，右侧的一盏灯亮3. 汽车左转时，左侧的一盏灯亮4. 汽车刹车时，左右两侧的指示灯同时亮5. 汽车夜间行驶时，左右两侧的指示灯同时一直亮，供照明使用二、总体框图汽车尾灯和汽车运行状态表开关控制汽车运行状态右转尾灯左转尾灯S0 S1 S2R1 R2R3L1L2L30 0 0正常运行灯灭灯灭0 0 1左转弯灯灭按L1L2L3顺序循环
3、点亮0 1 0右转弯按R1R2R3顺序循环点亮灯灭0 1 1临时刹车/检测所有尾灯同时点亮1 0 0倒车所有尾灯按照转弯次序点亮1 0 1晚上行车时R3 ，L3一直点亮汽车尾灯控制电路设计总体框图开关控制电路译码电路74138显示驱动电路记数电路74161R1R2R3 L1L2L3脉冲产生电路555各组成模块实现的主要功能是通过开关控制从而实现汽车尾灯的点亮方式。汽车尾灯控制器有4个模块组成，分别为：时钟分频模块、汽车尾灯主控模块，左边灯控制模块和右边灯控制模块。三. 选择器件1.装有QuartusII软件的计算机一台。2.芯片：使用Altera公司生产的Cyclone系列芯片。3.EDA实验
4、箱一个。4.下载接口是数字芯片的下载接口（JTAG）主要用于FPGA芯片的数据下载。5.时钟源。Cyclone的性能特性 Cyclone器件的性能足以和业界最快的FPGA进行竞争。Cyclone FPGA内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。FPGA的基本特点主要有： 1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。 2）FPGA可做其它全定制或半定制ASIC电路的中试样片。 3）FPGA内部有丰富的触发器和IO引脚。
5、4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。 5) FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。具体器件:4个拨码开关：SW1-SW4 VGA3.0设置为0001EP1C12核心板左侧6个红色LED，L1-L8用导线分别连线到IO9-IO14EP1C12核心板上的一个50MHZ的晶振OSC，其作为时钟应用7条导线三、 功能模块1.时钟分频模块 时钟分频模块的工作框图时钟分频模块由VHDL程序来实现，下面是其中的一段VHDL代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_
6、LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY clk_fp IS PORT(CLK:IN STD_LOGIC; CP:OUT STD_LOGIC);END ENTITY ;ARCHITECTURE ART OF clk_fp ISSIGNAL COUNT:STD_LOGIC_VECTOR(7 DOWNTO 0);BEGINPROCESS(CLK) BEGIN IF CLKEVENT AND CLK = 1THEN COUNT = COUNT + 1; END IF; END PROCESS; CP= COUNT(3);END AR
7、T；系统仿真与调试分频模块由VHDL程序实现后，其仿真图如图所示对其仿真图进行仿真分析：如图所示,首先生成一个600ns的时钟脉冲，通过时钟分频把600ns的脉冲分成一个40ns的脉冲，实现了信号同步。2.汽车尾灯主控模块 主控模块工作框图 汽车尾灯主控模块由VHDL程序来实现，下面是其中的一段VHDL代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY zhukong IS PORT(LEFT,RIGHT,BAKE,NIGH
8、T :IN STD_LOGIC; LP,RP,LR,BRAKE_LED,NIGHT_LED:OUT STD_LOGIC);END ENTITY ;ARCHITECTURE ART OF zhukong ISBEGIN NIGHT_LED=NIGHT; BRAKE_LEDLP=0;RP=0;LRLP=0;RP=1;LRLP=1;RP=0;LRLP=0;RP=0;LR=1; END CASE; END PROCESS;END ART;系统仿真与调试汽车尾灯主控模块由VHDL程序实现后，其仿真图如图所示对时序仿真图进行分析：RIGHT，LEFT,NIGHT,BRAKE 为输入信号，RIGHT为1表示
9、右转，LEFT为1表示左转，NIGHT为1表示夜间行路，BRAKE为1表示刹车。RP,LP,NIGHT_LED,BRAKE_LED为输出信号。如图所示：当RIGHT为1时，产生一个RP为1的信号脉冲输出，当LEFT为1时，产生一个LP为1的信号脉冲输出，当NIGHT为1时，产生一个NIGHT_LED为1的信号脉冲输出。当BRAKE为1时，产生一个BRAKE_LED为1的信号脉冲输出。3. 左边灯控制模块 左边灯控制模块的工作框图左边灯控制模块由VHDL程序来实现，下面是其中的一段VHDL代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.S
10、TD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY leftkong IS PORT(CLK,LP, LR,BRAKE,NIGHT:IN STD_LOGIC; LEDL,LEDB,LEDN:OUT STD_LOGIC);END ENTITY ;ARCHITECTURE ART OF leftkong ISBEGIN LEDB=BRAKE; LEDN=NIGHT;PROCESS(CLK,LP,LR)BEGIN IF CLKEVENT AND CLK = 1 THEN IF(LR =0)THEN IF(LP = 0)THEN LEDL
11、=0; ELSE LEDL=1; END IF; ELSE LEDL =0; END IF; END IF;END PROCESS;END ART;系统仿真与调试左边灯控制模块由VHDL程序实现后，其仿真图如下图所示对时序仿真图进行分析：LP，LR,NIGHT,BRAKE 为输入信号，LP为1表示左转，LR为1表示右转，NIGHT为1表示夜间行路，BRAKE为1表示刹车。LEDL,LEDB,LEDN为输出信号,表示汽车左侧的三盏灯。如图所示：当LP为1时，LEDL输出为1表示左侧灯亮，当BRAKE为1时，LEDB输出为1表示左侧灯亮，当NIGHT为1时，LEDN输出为1表示左侧灯亮。当LR为1
12、时，左侧三盏灯输出均为0。即没有灯亮。4. 右边灯控制模块右边灯控制模块的工作框图右边灯控制模块由VHDL程序来实现，下面是其中的一段VHDL代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY rightkong IS PORT(CLK,RP, LR,BRAKE,NIGHT:IN STD_LOGIC; LEDR,LEDB,LEDN:OUT STD_LOGIC);END ENTITY ;ARCHITECTURE ART OF rightkong ISBEGIN LEDB=BRAKE; LEDN=NIGHT; PROCESS(CLK,RP,LR) BEGIN IF CLKEVENT AND CLK = 1 THEN IF(LR = 0
