《计算机组织与结构思考题答案.doc》由会员分享，可在线阅读，更多相关《计算机组织与结构思考题答案.doc（25页珍藏版）》请在金锄头文库上搜索。
1、2.1 什么是程序存储式计算机？ 答：计算机的程序能够以某种形式与数据一同存于存储器中，可以简化编程的过程。计算机可以通过在存储器中自动读取程序来获取指令并执行，而且通过设置一部分存储器的值就可以编写和修改程序。存储程序原理的基本点是指令驱动，即程序由指令组成，并和数据一起存放在计算机存储器中。机器一经启动，就能按照程序指定的逻辑顺序把指令从存储器中读出来逐条执行，自动完成由程序所描述的处理工作。这是计算机与一切手算工具的根本区别。2.2任何通用计算机的4个主要（功能）部件是什么？答：中央处理单元（CPU）（算术逻辑单元ALU，控制单元），主存储器，I/O设备2.3 以集成电路级别而言，计算机
2、系统的3个主要组成部分是什么？答：逻辑门，内存位元，和它们之间的互连结构。2.4 阐述摩尔定律答：计算机芯片上的晶体管密度每一年半翻一番，并且这样的态势会持续几十年。2.5 列出并说明计算机系列(family)的主要特征。答：向上兼容的ISA(指令集体系结构)，一般有相似或相同的操作系统。同一系列中的不同计算机型的差别在于：基本速度、存储容量、I/O能力、并行程度以及成本。2.6 区分微处理器(与其它微处理器出现之前的传统处理器)的关键特征是什么？单芯片CPU。微处理器是把ALU和CU集成在单芯片的CPU。2.6在IBM 360的Model 65和Model 75中，地址交错放在两个独立的内存
3、单元中（例如，所有的奇数字放在一个单元中，所有的偶数字放在另一个单元中），采用这一技术的目的是什么？答：在IBM 360型号中的65和75型电脑将奇偶地址存储单元交叉存放于两个分离的主存储单元，并让它们并行工作，从而能一次读写多个地址只有最后一位不同的2个存储单元的内容，提高了内存数据的整体访问速度。一般化：多体交叉（编址）存储器：CPU-存储器控制部件多个存储体。一个存取周期内，同时访问n个存储体，由存储器控制部件控制它们分时使用总线进行信息传递。或一个存取周期内分时（1/n存取周期）访问一个存储体。重叠1计算机指令指定的功能通常分为哪几类？ 答：CPU存储器：数据可从CPU传送到存储器或从
4、存储器传送到CPU。CPU-I/O：通过CPU和I/O模块之间的传输，数据可传送到或来自外部设备。数据处理：CPU可执行对数据的一些算术或逻辑操作。 控制：指令可用来改变执行顺序。32列出并简要定义指令执行的7种可能状态答：7种可能状态如下：指令地址计算：决定下一条要执行的指令的地址。通常是将一个固定的值与前一条指令的地址相加。读取指令：将指令从内存单元读到CPU中.指令操作译码：分析指令，以决定执行何种操作及其所用的操作数。操作数地址计算：如果操作包含对存储器或通过I/O的操作数的访问，那么需决定操作数的地址。 取操作数：从存储器或从I/O中的读取操作数. 数据操作：完成指令所给出的操作。存
5、储操作数：将结果写入存储器或输出到I/O。33列出并简要说明多重中断的2种办理办法答：第1种是在中断处理过程中禁止其他的中断。禁止中断仅仅意味着处理器可以，实际也就是不理会中断请求信号。如果中断在此时发生，一般会保持在未决状态，在处理器允许中断后就会检测到这种未决状态。第2种是定义中断的优先级，且允许优先级高的中断引起低级中断处理例程本身被中断。34计算机互连机构例如 总线 必须支持何种类型的传送？答：存储器到CPU：CPU从存储器中读指令或一个单元的数据。CPU到存储器：CPU向存储器写一个单元的数据。I/O到CPU：CPU通过I/O模块从I/O设备中读数据。CPU到I/O：CPU向I/O设
6、备发送数据。I/O和存储器之间：对于这种情况，I/O模块允许与存储器直接交换数据，使用直接存储器存取控制器DMAC等部件，而不通过CPU。35与单总线相比使用多总线有什么好处？答：1、单总线连接设备多的话，传输延迟越大。而这个延迟决定了设备协调总线使用所花费的时间。当总线控制频繁地由一个设备传递到另一个设备时，传输延迟明显的影响性能。而多总线传输延迟短。2、当聚集的传输请求接近总线容量，总线成为瓶颈。通过提高总线的数据传输率或使用更宽的总线，虽然可以能够缓解。但是挂接设备产生的数据传输率增加更快，这是单一总线的失败，而多总线可以缓冲这些传输。3、同时允许系统支持更广泛更多的I/O设备（总线与I
7、/O设备的速度容易匹配）。3.1 Memory (contents in hex): 300: 3005; 301: 5940; 302: 7006 Step 1: 0x3005 IR; Step 2: 3 AC （假设从设备5中读出的数据为3） Step 3: 0x5176(5*212+940) IR; Step 4: 3 + 2 = 5 AC Step 5: 0x7006 IR; Step 6: AC Device 6 3.3一个假想的32位微处理器采用32位指令格式，这种指令有两个部分，第1个字节包含操作码，其余部分是立即操作数或操作数的地址。（a） 最大可直接寻址的存储器容量是多少？（
8、b） 讨论下面的微处理器总线对系统的影响：（1） 32位局部地址总线和16位局部数据总线。（2） 16位局部地址总线和16位局部数据总线。（c） 程序计数器和指令寄存器需要多少位？解：a、24位的操作数地址，共有224=16M个字节可以直接寻址。b、在（1）中，32位地址总线可以寻址4G的物理内存空间，浪费8根地址线，16位数据总线导致取1条指令需要2次内存访问，会降低系统的性能。在（2）中，16位地址总线只能寻址64K的物理内存空间，不能支持16M内存空间，16位数据总线导致取1条指令需要2次内存访问，会降低系统的性能。c、操作数地址共有24位，因此程序计数器需要至少24位，由于采用32位指
9、令格式，故指令寄存器为32位。3.4Consider a hypothetical microprocessor generating a 16-bit address (for example,assume that the program counter and the address registers are 16bits wide) and having a 16-bit data bus. a.bc In cases (a) and (b), the microprocessor will be able to access 216 = 64K bytes; the only di
10、fference is that with an 8-bit memory each access will transfer a byte, while with a 16-bit memory an access may transfer a byte or a 16-bit word. For case (c), separate input and output instructions are needed, whose execution will generate separate I/O signals (different from the memory signals ge
11、nerated with the execution of memory-type instructions); at a minimum, one additional output pin will be required to carry this new signal. For case (d), it can support 28 = 256 input and 28 = 256 output byte ports and the same number of input and output 16-bit ports; in either case, the distinction
12、 between an input and an output port is defined by the different signal that the executed input or output instruction generated. 4.1顺序存取，直接存取、关联存取和随机存取4者何不同？答：顺序存取：存储器组织成许多称为记录的数据单位，它们以特定的线性顺序方式存取。存储的地址信息用于分隔记录和帮助检索。采用共享读写机构，经过一个个的中间记录，从当前的存储位置移动到所要求的位置，因此存取不同数据之间相差很大（依赖于前面存取的序列）。直接存取：同顺序存取一样，直接存取也采
13、用共享读写机构。但是，单个的数据块或记录有基于物理存储位置的惟一地址。通过采用直接存取到达所需块处，然后在块中顺序搜索，计数或等待，最终到达所需的存储位置来完成存取，同样，存取时间也是可变的（依赖于前面存取的序列）。随机存取：存储器中每一个可寻址的存储位置有惟一的物理编排的寻址机制。存取给定存储位置的时间是固定的，不依赖于前面存取的序列。因此任何存储位置可以随机选取，直接寻址和存取。主存储器系统和某些cache系统采用随机存取。关联存取：例如cache先直接定位数据集set，集内并行比较标签tag查找。存取时间是固定的，不依赖于前面存取的序列。42存取时间，存储器成本和容量之间的通常关系是什么
14、？答：存取时间越短，每位的价格就越高。容量越大，每位的价格就越低。容量越大，存取时间就越长。43局部性原理如何涉及多级存储器的使用？答：多级存储器体系可行的依据程序运行的局部性原理，即在一小段时间内，运行的程序只使用少量的指令和少量的数据，而这少量的指令和少量的数据往往又集中在存储器的一小片存储区域中，指令顺序执行比转移执行的比例要大，故可以按对所使用的指令和数据的急迫和频繁程度，将其存入容量、速度、价格不同的存储器中，从而取得更高的性能价格比。44直接映射，全关联映射，组关联映射之间的区别是什么？答：直接映射把主存储器的每块到一个固定可用的cache行中。技术实现简单，花费少。缺点是对于给定
15、的块，有固定的cache位置。全关联映射通过允许每个主存储器装入到cache的任何一行中老克服直接映射的缺点。对于关联映射，当新的一块读入到行中时，替换旧的一块具有灵活性。缺点是需要复杂的电路来并行检查所有cache行的标记。组关联映射是一种既体现直接映射法和关联映射法的优点而又避免起缺点的折中方法。提高了命中率。4.5对于一个直接映射式cache主存地址可看成3段组成。请列出并定义他们。答：为了实现cache存取，每个主存储器地址定义为3个域.最低的w位标识主存储器中某个块中唯一的字或字节.剩余的s位指定了主存储器2s块中的一个.Cache逻辑将这s位解释为t=s-r位（高位部分）的标记域及
16、r位的行字段，后者标识了cache c=2r行中的一个。4.6 对于一个(全)关联映射式cache，主存地址可看成由2段组成。请列出并定义他们。答：关联映射的cache控制逻辑简单地把存储器地址解释为标记（tag）域和字(word)域，标记域唯一标识主存储块，字(word)域用于块内寻址。 为了确定某块是否在cache中，cache控制逻辑必须同时对每个行中的标记位进行检查，看其是否匹配。地址长度(s+w)位，寻址单元数=2(s+w)个字或字节，块大小行大小2w个字或字节，主存的块数2(s+w)/2w=2s，cache的行数（容量）不能确定，实际行数和组数由cache实际大小确定实际行数=C/2w；标记大小=s位。4.7 对于一个组关联映射式cache，主存地址可看成由3段组成。请列出并定义他们。答：采用组关联映射，块Bj能够映射到组i的任
