《数字示波器 张帅.doc》由会员分享，可在线阅读，更多相关《数字示波器 张帅.doc（7页珍藏版）》请在金锄头文库上搜索。
1、数字示波器曾宇 张帅 陈冬摘要：本系统基于数字示波器的基本原理，以单片机和FPGA组成的最小系统为控制核心，充分发挥FPGA的数据处理能力，实现了示波器对被测信号的采样、存储与回放，又增加了等效采样和采样保持功能，极大的提高了系统的测量范围。系统具有实时采样和等效采样两种方式，以不大于1Msps的ADC实现200M的采样路对输入1Hz10MHz，Vp-p为2mV8V的信号进行采样处理。显示波形无明显失真，幅度测量误差小于2%，频率测量精度优于0.01%，并能进行单次触发，波形的存储/调出，同时还有所扩展，包括增加到10个垂直灵敏度档，其中增设了一个0.5mV档，增加到13个水平扫描速度的档位、
2、AUTOSET功能、光标显示功能、显示波形展开处理功能以及双通道显示功能。波形的显示采用可触屏的340*220点阵彩屏LCD显示，波形清晰，工作稳定。关键词：数字示波器 等效采样 实时采样 一、 方案选择与论证要点归纳：题目要求设计一台具有实时采样方式和等效采样方式的数字示波器，重点与难点主要归纳为采样方式，频率测量，触发设计，幅度测量，程控分档放大五个部分。1.1 采样方案选择一般示波器有两种采样方式，实时采样和等效时间采样。方案一：实时采样，在信号存在期间对其采样，如图1.1所示。根据采样定理，采用速率必须高于信号最高频率分量的两倍。对于周期的正弦信号，一个周期内至少应该有两个采样点。利用
3、FPGA代替单片机准确的控制ADC的采样速率。为了不失真的恢复原被测信号，通常一个周期内就需要采样个点以上。其优点是采样时间较短，缺点是对A/D 转换速度要求很高，且高速时易引入干扰。方案二： 等效采样，采用中高速模数转换器，对于频率较高的周期性信号采用等效时间采样的方法，即对每个周期仅采样一个点，如图1.2所示，经过若干个周期后就可对信号各个部分采样一遍。而这些点可以借助步进延迟方法均匀地分布于信号波形的不同位置。其中步进延迟是每一次采样比上一次样点的位置延迟t 图1.1 实时采样示意图图 1.2 等效时间采样示意图图1.3 延时法等效采样示时间，如图1.3所示。只要精确控制从触发获得采样的
4、时间延迟，就能够准确地恢复出原始信号。该方案的优点是采样频率不需要太高，与被采样信号频率相当即可，缺点是要求被测信号必须是周期的，而且采样过程较慢，比较耗时。根据题目要求选择实时采样和等效采样相结合的方式，实时采样速率不大于1MSa/s，水平分辨率至少为20点/div,故系统50KHz以下采用实时采样方式，50KHz10MHz采用等效时间采样方式，最高等效采样速率可达到200MSa/s。其中，采样脉冲由信号整形后得到，精确时延由FPGA时钟给出。如果是对波形展开处理则其采样速率还与其展开系数有关系。1.2 频率测量方案选择方案一： 等精度测量法，在预定的闸门时间T0内，分别用计数器1和计数器2
5、同时对被测信号fx和基准信号f0进行计数，设所得值为Nx和N0，则被测信号的频率为：fx（Nx/N0）*f0参考计数器的最高计数频率的限制，选取合适的基准信号频率和恰当的闸门开启时间，便可以在0.1Hz16MHz的范围内使测频精度不变，即等精度测量。方案二：测周法，即以待测信号为门限，用计数器记录在此门限内的高频标准时钟脉冲数，从而确定待测信号的频率。当选定高频时钟脉冲而被测信号频率较低时可以获得很高的精度，而被测信号频率过高时由于测量时间不够会有精度不够的问题，适用于中低频信号的测量。基于本系统测试频率上限为10MHz，将此频率段分为两段，10KHz以下，采用方案二，10KHZ以上，采用方案
6、一，以缩短测量时间且权衡到测频精度。1.3 触发方案选择方案一：采用外部硬件电路触发。其核心器件为比较器，当信号大于所设比较触发电平时，即产生一次触发。但专用IC比较器在低频段上升沿有较大毛刺，使触发很不稳，导致波形的晃动。方案二：采用内部软件触发，通过软件设置触发电平，软件设置的施密特触发器参数容易修改，可以很好的抑制比较器产生的毛刺。当所采样值大于该触发电平时，产生一次触发。由于方案二可排除硬件毛刺产生的干扰，触发和波形较稳定，且易实现触发电压的调整，故采用方案二。1.4 幅度测量方案一：采用单片集芯片实现。目前有的IC如AD637，这种方法电路简单，实现方便；但同时有很大的限制，高频信号
7、的峰值检测误差较大，也耗时间。方案二：采用数字测峰法，充分的利用FPGA的数据处理优势，检测采样信号的幅值，比较准确。但对于高频如10Mhz的信号只能在等效采样采的20个点中判断信号的幅值，其精度就不是很好了。方案三：利用二极管的单向导通性和电容的充电、放电实现模拟的峰值检波，电路也较为简单。经过实验，该电路检测峰值很准确；在电容两端并一个510K的电阻，可以在不影响精度情况下加快其放电时间，进一步节省了测峰值时间。因此，基于方案三的这些优点，系统选择方案三。1.5 程控分档放大方案一：通过模拟开关来控制不同放大倍数模块的选择，实现不同的垂直档的切换，其中模拟开关采用继电器。此方案优点是控制简
8、单，缺点是放大的档位很有限，且放大模块的切换与级联的干扰和自激大大增加了硬件的复杂度。方案二：采用PGA芯片来实现。THS7002是TI公司70M的PGA芯片。可以实现-22dB到20dB，6dB步进的增益控制，可以做到六个翻倍的垂直档。其缺点是其频带很窄，内置运放的摆率不够高，为了保证波形只能用于小的信号的放大。 综合考虑方案一和二，两者配合起来最合适。在THS7002后在进行程控分档放大，既能实现更多垂直档切换，又可以保证波形的不失真，电路也大为简化。二、 理论分析与计算2.1 等效采样分析 其基本原理在方案选择中已经有了介绍。设输入信号f(t)的周期为T（频率为f），若将f(t)的一个周
9、期T以等分，则在采样时钟周期为Tc，且（m为正整数）时，在经过k个时钟周期后， 且，即实现了对信号一个周期k个点的等效采样，等效采样频率为，实时采样时钟为，调整m的值可使采样时钟频率小于1MHZ，同时，由于最高输入频率为10MHZ，假设我们对10MHZ信号一个周期采样20个点，就可实现题目要求的200MSa/s的等效采样率，分析可得。2.2 垂直灵敏度分析题目要求垂直分辨率为8bits，数字示波器的垂直分辨率是以ADC的比特数来确定的，故系统采用8位1Msps采样速率的MAX114，很好满足了题目要求。垂直灵敏度档及各档的放大倍数如下表1。显示屏的刻度为8 div10div。在2 V/div档
10、下，输入信号Vpp最大为16V，ADC输入信号范围为Vp-p值5V，由于前级采样保持电路只能通过正电压，故选取Vp-p范围为0V4v,该通道放大倍数为4/16=0.25倍，其他档位同理。表1 各通道放大倍数垂直灵敏度（mv/div）0.512510205020010002000放大倍数10005002501005025102.5050.252.3 水平扫描速度分析扫描速度表征示波器能够展宽被测信号波形的能力。扫描速度定义为：单位实际内光点在屏幕水平方向移动的距离。扫描速度与该通道采样速率有（1）式中的关系，取样率越高,说明其捕捉信号的能力越强。公式如下： f = 每格的取样数（N）/ 扫描速度
11、（t/div） （1） 本设计中设定扫描速度从100ns到100ms ,共有13个挡,覆盖了题目的三个挡的要求，根据上面公式，可以计算出对应的采样率如下表2所示：表2 各水平扫描速度档对应的采样率扫扫描描S100ns400ns2s40s400s20ms100ms采样率fs200MHz50MHz10M Hz500KHz50KHz1000Hz200Hz三、 主要功能电路设计3.1 设计总体方框图通过以上比较论证，具体实现框图如图3所示。图3 设计总体方框图系统采用的总体方案：输入信号选择不同的通道，经阻抗变换电路后进行程控放大，再分三路，一路经取样与保持电路后进入MAX114或MAX1425进行采
12、样,一路经峰值检波电路测其峰值，还有一路往测频模块测信号频率。其中程控放大倍数和AD采样速率由垂直灵敏度和水平扫描速度确定，采样时刻由上升沿触发判断和等效采样控制单元决定。采样数据存入双口RAM，显示控制模块读取RAM内容并控制触屏液晶显示器显示。测频模块在两个通道上有所区别，通道1采用信号开环放大后经比较器分频器来实现测频，通道2对信号进行AGC放大，放大到同一幅度后在经非门实现测频，两种方法各有优缺点。所有功能都由键盘输入设置，并在显示屏上显示工作状态。3.2 程控放大及前级阻抗匹配设计 信号先经前级THS3001的阻抗匹配后实现了系统的输入阻抗为1MOhm，再经过继电器来实现不同通道发大
13、的选择，同时FPGA通过对THS7002实现6dB步进放大，最后再经继电器总输出。继电器要单独供电，小信号放大后很容易受到继电器的影响而震荡，尽量使信号少通过继电器。设计图如下图4：图4 程控放大模块3.3 整形及测频电路设计图5 高频比较器电路 图6 低频比较器电路图7 采样电路MAX114由于比较器在高低频上性能的差异很大，一款比较器不能同时兼顾到高低频。系统高频段500KHz以上采用高速比较器TL3116进行整形，如图5所示，低频段500KHz以下采用低速比较器LM311进行整形，如图6所示。为提高输入信号的信噪比，在其前级加一级无限增益放大，这样可减小TL3116输出脉冲边沿的抖动。同
14、时，为了避免高频整形方波辐射对输入信号的影响，比较器输出均经过74LS393分频后再送入FPGA进行测频。而低频信号的测频对整形后脉冲的边沿要求更严格，所以在整形前加一级RC滤波，抑制信号沿的抖动。3.5 AD采样电路设计A/D转换器采样是信号数字量化的重要部分。MAX114是8位最高采样率为1MSPS的模数转换器。在对信号采样之前先对信号隔直处理，再通过直流加法器把信号的输入范围调整到MAX114的模拟输入电压范围内，然后实现对信号精确的采样。三、 系统软件设计4.1 软件流程图 图8 软件流程图 简化后的流程图如下图8所示。系统采用可触屏的340*220点阵彩屏LCD来显示，通过触屏来选择
15、不同的功能键。其中两个通道是相互独立的，其他功能上没有区别。4.2 触发电平可调设计为了在示波器上显示稳定的波形，必须利用触发使扫描信号与被观测信号保持同步关系，即当满足触发条件时才启动一次扫描。系统通过搭建比较器来实现内触发，即以输入的被测信号作为触发源，且采用上升沿触发。通过改变比较器的比较点评来实现触发电平的可调。4.3 AUTO和单次触发存储/调出波形的实现 当按下单次触发键时，即搜寻是否满足触发条件，当触发条件满足时，采样数据写入双口RAM一次，并一直将该RAM中数据读出送至列扫描电路进行显示，这样得到稳定的单次触发的波形。 当按下存储键时，关闭波形显示RAM的写使能,在FPGA中将当前波形显示RAM中的波形数据快速转存到波形存储RAM中，打开显示RAM的写使能正常显示,当需要回放时，将存储RAM中的波形数据读出送至列扫描电路显示即可。4.4
