《全加器和全减器的设计实验报告.doc》由会员分享，可在线阅读，更多相关《全加器和全减器的设计实验报告.doc（8页珍藏版）》请在金锄头文库上搜索。
1、实验 全加器和全减器的设计实验报告姓名：刘梦梦 学号：15336113一预习报告：二实验报告：1.设计过程全加器：1）通过真值表分析得到Sum = (AB)C(N)C(N+1) = AB + C(N)(AB)由于实验过程中没有或门可以供使用，所以对C(N+1)的形式做变更。C(N+1) = A,B,C(N)的产生使用74LS197，即sum可使用两个74LS86实现，C(N+1)可使用三个74LS00与非门和一个74LS86异或门实现。用proteus软件进行仿真测试：2）使用74LS138译码器实现，可以实现三个变量的逻辑函数。Y0-Y7代表着输入变量的所有最小项。通过真值表可以得到Sum
2、= = C(N+1) = = 即使用两个四输入与非门74LS20即可实现用proteus软件进行电路仿真测试：全减器：1）通过真值表分析得到Sum = (AB)C(N)C(N+1) = BC(N) + (BC(N)由于实验过程中没有或门可以供使用，所以对C(N+1)的形式做变更。C(N+1) = A,B,C(N)的产生使用74LS197，即sum可使用两个74LS86实现，C(N+1)可使用三个74LS00与非门和一个74LS86异或门实现,其中的实现可以将A接入一个与非门，达成取反。用proteus软件进行仿真测试：2）使用74LS138译码器实现，可以实现三个变量的逻辑函数。Y0-Y7代表
3、着输入变量的所有最小项。通过真值表可以得到Sum = = C(N+1) = = 即使用两个四输入与非门74LS20即可实现用proteus软件进行电路仿真测试：2.实验过程全加器：1） 运用门电路实现。使用74ls197构成十六进制计数器产生8421码作为A,B,C(N)的信号输入，将CP0接连续脉冲10kHz，Q0和CP1，连接，Q2，Q1，Q0分别作为A,B,C(N),将A,B接入74ls86，其输出和C(N)再一起接入74ls86，输出即为sum。再将A,B一起接入74ls00，将A,B异或的输出和C(N)一起接入74ls00，两个74ls00的输出一起接入一个74ls00，最后输出即为
4、C(N+1).连接电路后，把A,B,C(N),SUM,C(N+1)分别接入逻辑分析仪的D2-D6.得到波形如下：1234567 891011121314D210000111100001D310011001100110D410101010101010D510110100101101D6100010111000102）使用74ls138，产生A,B,C(N)的方法同上，将138的输入S2=A,S1=B,S0=C(N),G1接高电平，G2A和G2B接低电平，根据设计过程的计算，将Y1，Y2，Y4，Y7接入74ls20，输出即为SUM,将Y3，Y5，Y6，Y7接入74ls20，输出即为C(N+1).连
5、接电路后，把A,B,C(N),SUM,C(N+1)分别接入逻辑分析仪的D2-D6.得到波形如下：1234567 891011121314D201111000011110D310011001100110D410101010101010D501001011010010D610111000101110全减器：1） 运用门电路实现。使用74ls197构成十六进制计数器产生8421码作为A,B,C(N)的信号输入，将CP0接连续脉冲10kHz，Q0和CP1，连接，Q2，Q1，Q0分别作为A,B,C(N),将A,B接入74ls86，其输出和C(N)再一起接入74ls86，输出即为sum。再将B，C(N)一
6、起接入74ls86,将A接入74ls00，两者的输出一起接入74ls00，其输出再和将B,C(N)接入74ls00的输出一起接入一个74ls00，最后输出即为C(N+1).连接电路后，把A,B,C(N),SUM,C(N+1)分别接入逻辑分析仪的D2-D6.得到波形如下：1234567 891011121314D201111000011110D310011001100110D410101010101010D501001011010010D6100010111000102）使用74ls138，产生A,B,C(N)的方法同上，将138的输入S2=A,S1=B,S0=C(N),G1接高电平，G2A和G
7、2B接低电平，根据设计过程的计算，将Y1，Y2，Y4，Y7接入74ls20，输出即为SUM,将Y1，Y2，Y3，Y7接入74ls20，输出即为C(N+1).连接电路后，把A,B,C(N),SUM,C(N+1)分别接入逻辑分析仪的D2-D6.得到波形如下：1234567 891011121314D201111000011110D310011001100110D410101010101010D501001011010010D610001011100010实验中出现的问题及分析：1 关于产生A,B,C(N)的方法，一开始没有使用计数器，使用了连续脉冲，但是这样无法使A,B,C(N)同时具有不同的状态。通过度析，实验一种使用的74ls197计数器虽然产生的是8421码，但是对于三变量也可以使其具有真值表上的所有状态。2 预习报告中对于全加器全减器的设计中使用了门电路，并且使用了或门，但是实验箱上没有或门可用，所以对函数式做了变形，即可使用或非门即74ls00来实现。3总结1)通过真值表得函数关系后，在使用元件有限制的情况下，要对函数式做适当变形以适应相应的芯片功能。2)函数式自身反映了要使用的逻辑电路，要根据函数式相应的元件，明确先后顺序，从内到外连接电路
