《【EDA技术基础】复习资料》由会员分享，可在线阅读，更多相关《【EDA技术基础】复习资料（20页珍藏版）》请在金锄头文库上搜索。
1、 EDA复习资料?EDA技术根底?题库及参考答案试用版目 录一、填空题1二、单项选择题5三、简答题10四、应用题11五、上机实验题15 / 一、填空题1 现代电子技术经历了 CAD 、 CAE 和 EDA 三个主要的开展阶段。2 EDA技术包括大规模可编程器件 、硬件描述语言HDL、EDA工具软件和实验开发系统四大要素。3 EDA的设计输入主要包括 文本输入方式 、 图形输入方式 和 波形输入方式 三种形式。4 目前已经成为IEEE标准、应用最为广泛的硬件描述语言有 VHDL 和 Verilog HDL 。仿真是一种对所设计电路进展间接检测的方法，包括_ 功能仿真和_ 时序仿真。5 层次化设计
2、是将一个大的设计工程分解为假设干个子工程或假设干个层次来完成的。先从底层的电路设计开场，然后在_高层次_的设计中逐级调用 低层次 的设计结果，直至实现系统电路的设计。6 用HDL设计的电路，既可以被高层次的系统调用，成为系统的一局部，也可以作为一个电路的功能块 独立存在 和 独立运行_。7 可编程逻辑器件从构造上可分为乘积项构造器件 和查找表构造器件 。8 PLDFPGA、CLPD种类繁多，特点各异。共同之处包括的三大局部是逻辑块阵列、输入/输出块和互连资源。9 FPGA两类配置下载方式是主动配置方式 和被动配置方式 。10 Quartus II是EDA器件制造商ltera公司自己开发的_ED
3、A工具_软件。11 Quartus II工具软件安装成功后、第一次运行前，还必授权。12 Quartus II支持 原理图 、_文本和波形等不同的编辑方式。13 在Quartus II集成环境下，设计文件不能直接保存在计算机磁盘根目录中，因此设计者在进入设计之前，应当在磁盘根目录中建立保存设计文件的 工程目录文件夹 。14 在Quartus II集成环境下执行原理图输入设计法，应选择_模块/原理图文件(Block Diagram/Schematic File )._方法，设计文件的扩展名是_ .bdf_。15 无论何种设计环境，VHDL设计文件都_ .vhd_的扩展名保存，而Verilog H
4、DL设计文件应以_ .v_的扩展名保存。16 设计文件输入完毕后一定要通过编译piler，检查设计文件是否正确。17 在Quartus II集成环境下可以执行Create Default Symbol命令，为设计文件创立一个元件符号。这个元件符号的扩展名为 .bsf_，它可以被其他图形设计文件调用，以实现多层次的系统电路设计。18 指定设计电路的输入输出端口与目标芯片引脚的连接关系的过程称为_引脚锁定_。19 Quartus II中波形文件的扩展名是_ .vwf_。20 在完成设计电路的输入输出端口与目标芯片引脚的锁定后，再次对设计电路的仿真称为_时序仿真_或_后仿真_。21 以EDA方式实现
5、的电路设计文件，最终可以编程下载到_FPGA_或_CPLD_芯片中，完成硬件设计和验证。22 在对设计文件编程下载时，需要选择的ByteBlaster(MV)编程方式，此编程方式对应计算机的_并行口编程下载通道，“MV是混合电压的意思。23 一般将一个完整的VHDL程序称为设计实体。24 VHDL设计实体由库和程序包、实体、构造体、和配置等局部构成。其中_实体和构造体是设计实体的根本组成局部，它们可以构成最根本的VHDL程序。25 VHDL的设计实体由 实体声明 局部和 构造体 组成。26 VHDL的实体声明局部指定了设计单元的 输入/输出端口 或 引脚 ，它是设计实体对外的一个通信界面，是外
6、界可以看到的局部；VHDL的构造体用来描述设计实体的 逻辑构造 和 _逻辑功能 ，它由VHDL语句构成，是外界看不到的局部。27 VHDL的普通标识符或称“短标识符必须以 字母开头 ，后跟假设干字母、数字或单个下划线构成，且不能以 下划线 完毕。28 在VHDL中最常用的库是IEEE标准库，最常用的程序包是_STD_LOGIC_1164_。29 在VHDL的端口声明语句中，端口方向关键字包括_IN_、_OUT_、_INOUT_和_BUFFER。30 在VHDL程序中，单个字符要用单引号括起来，字符串要用 双引号 括起来。31 VHDL的数据对象包括变量、常量和信号，它们是用来存放各种类型数据的
7、容器。32 常数是程序中 恒定不变 的值，一般在 程序前部 声明，在VHDL中用CONSTANT_语句定义。33 VHDL的变量(VARIABLE)是一个局部量，只能在进程、函数和过程中声明和使用。34 VHDL的信号(SIGNAL)是一种数值容器，不仅可以容纳当前值，也可以保持历史值。35 VHDL的操作符包括_逻辑操作符_Logic Operator_、_关系操作符Relational Operator_、_算术操作符Arithmetic Operator_和_符号操作符Sign Operator。36 在VHDL中，预定义的属性标识符可用于检出时钟边沿、完成定时检查、获得未约束的数据类型
8、的围等。37 HDL的根本描述语句包括_顺序语句Sequential Statements_和并行语句Concurrent Statements_。38 VHDL的顺序语句只能出现在进程PROCESS、过程_(PROCEDURE)_和函数(FUNCTION)_中，是按程序书写的顺序自上而下、一条一条地执行。39 VHDL的PROCESS语句是由顺序语句组成的，但其本身却是并行语句。40 VHDL的并行信号赋值语句的赋值目标必须都是_信号_。41 VHDL的子程序有_过程PROCEDURE_和_函数(FUNCTION)_两种类型。42 元件例化是将预先设计好的设计实体或设计模块作为一个_元件_，
9、连接到当前设计实体或设计模块中一个指定的_端口_。43 VHDL的程序包是用VHDL语言编写的，其源程序也需要以_vhd_文件类型保存。44 元件例化时端口映射方式分为_位置_映射法、_ 名称_映射法和_ 混合_映射法3种。45 注释VHDL设计实体：LIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALL； -库、程序包声明ENTITY H_ADDER ISPORT(A，B：IN STD_LOGIC；SO ，CO：OUT STD_LOGIC)； - 实体 声明END ENTITY H_ADDER； ARCHITECTURE ART2 OF H_ADDER IS- 构造
10、体声明BEGINSO=(A OR B) AND (A NAND B)； CO=NOT (A NAND B)；END ARCHITECTURE ART2；46 在Quartus II环境下，要通过执行File菜单下的 Create Update / Create Symbol Files for Current File 命令产生元件符号。47 按构造特点和编程工艺的不同，大规模、高密度PLD器件可分为 CPLD 和 FPGA 两大类。48 采用SRAM构造的可编程器件，在系统断电后编程信息不保存消失。49 在世界上为数众多的EDA生产厂商中最大的三家是 ALTERA 、_ XILINX _和_
11、Lattice。二、单项选择题1 关于EDA技术的设计流程，以下顺序正确的选项是 ( A )A原理图/HDL文本输入功能仿真综合适配编程下载硬件测试B原理图/HDL文本输入适配综合功能仿真编程下载硬件测试；C原理图/HDL文本输入功能仿真综合编程下载适配硬件测试；D原理图/HDL文本输入功能仿真适配编程下载综合硬件测试2 对利用原理图输入设计方法进展数字电路系统设计，下面说法是不正确的CA原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计；B原理图输入设计方法一般是一种自底向上的设计方法；C原理图输入设计方法无法对电路进展功能描述；D原理图输入设计方法也可进展层次化设计。3 以下对
12、CPLD构造与工作原理的描述中，正确的选项是CACPLD是基于查找表构造的可编程逻辑器件；BCPLD即是现场可编程逻辑器件的英文简称；C早期的CPLD是从GAL的构造扩展而来；D在Altera公司生产的器件中，MAX7000系列属CPLD构造；4 Quartus II的设计文件不能直接保存在 B 。A 系统默认路径B硬盘根目录 C 工程文件夹 D 用户自定义工程目录5 执行Quartus II的 A 命令，可以为设计电路建立一个元件符号。A Create Update / Create Symbol Files for Current File B Simulator Cpiler D Tim
13、ing Analyzer6 在以下器件中，不属于PLD的器件是C 。A PROM B PAL C SRAM D PLA7 在PLD中列图如下所示，其逻辑表达式为BF=A+B+CF=A+CF=ACF=ABCD8 使用Quartus II工具软件建立仿真文件，应采用D方式图形编辑文本编辑符号编辑波形编辑9 建立设计工程的菜单是C“File“New “Project“New Project Wizard“File“New Project Wizard10 在plus工具软件中，包括门电路、触发器、电源、输入、输出等元件的元件库是C文件夹maxplus2max2libmf Bquartuslibrarymega_lpmCquartuslibraryprimitives Dmyedamygdf11 在Quartus II工具软件中，完成编译网表提取、数据库建立、逻辑综合、逻辑分割、适配、延时网表提取和编程文件汇编等打操作，并检查设计文件是否正确的过程称为B编辑编译综合编程12 在Quartus II集成环境下为图形文件产生一个元件符号的主要用途是D仿真编译综合被高层次电路设计调用13
