存储系统部分解答.doc

上传人:夏** 文档编号:554907685 上传时间:2023-01-28 格式:DOC 页数:6 大小:276.51KB
返回 下载 相关 举报
存储系统部分解答.doc_第1页
第1页 / 共6页
存储系统部分解答.doc_第2页
第2页 / 共6页
存储系统部分解答.doc_第3页
第3页 / 共6页
存储系统部分解答.doc_第4页
第4页 / 共6页
存储系统部分解答.doc_第5页
第5页 / 共6页
点击查看更多>>
资源描述

《存储系统部分解答.doc》由会员分享,可在线阅读,更多相关《存储系统部分解答.doc(6页珍藏版)》请在金锄头文库上搜索。

1、存储系统部分一、选择题1、计算机系统中的存贮器系统是指_。(D)A RAM存贮器 B ROM存贮器C 主存贮器 D 主存贮器和外存贮器2、 存储单元是指_。(B)A 存放一个二进制信息位的存贮元B 存放一个机器字的所有存贮元集合C 存放一个字节的所有存贮元集合D 存放两个字节的所有存贮元集合;3、 相联存贮器是按_进行寻址的存贮器。(C)A 地址方式 B 堆栈方式 C 内容指定方式 D 地址方式与堆栈方式4、某SRAM芯片,存储容量为64K16位,该芯片的地址线和数据线数目为_。(D)A 64,16 B 16,64 C 64,8 D 16,6 。5、 交叉存贮器实质上是一种_存贮器,它能_执行

2、_独立的读写操作。(A)A 模块式,并行,多个 B 模块式串行,多个C 整体式,并行,一个 D 整体式,串行,多个6、 主存贮器和CPU之间增加cache的目的是_。(A)A 解决CPU和主存之间的速度匹配问题B 扩大主存贮器容量C 扩大CPU中通用寄存器的数量D 既扩大主存贮器容量,又扩大CPU中通用寄存器的数量7、某计算机字长16位,它的存贮容量是64K,若按字编址,那么它的寻址范围是_(B) A. 0 64K B. 0 32K C. 064KB D. 0 32k8、双端口存储器在_情况下会发生读/写冲突。(B) A. 左端口与右端口的地址码不同 B. 左端口与右端口的地址码相同 C. 左

3、端口与右端口的数据码不同 D. 左端口与右端口的数据码相同9、一张3.5寸软盘的存储容量为_MB,每个扇区存储的固定数据是_。(A) A. 1.44MB ,512B B. 1MB,1024B C .2MB, 256B D .1.44MB,512KB10、某计算机字长32位,其存储容量为16MB,若按双字编址,它的寻址范围是_。() A 016MB B 02M C 08MB D 016MB11、某一RAM芯片,其容量为5128位,除电源和接地端外,该芯片引出线的最小数目应是_。(D)12、贮存器是计算机系统的记忆设备,它主要用来_。(C)A 存放数据 B 存放程序 C 存放数据和程序 D 存放微

4、程序13、某微型机算计系统 ,其操作系统保存在软盘上,其内贮存器应该采用_。(C)A RAM B ROM C RAM和ROM D CCP14、以下四种类型的半导体存储器中,以传输同样多的字为比较条件,则读出数据传输率最 高的是_。(C) A DRAM B SRAM C 闪速存储器 D EPROM15、磁盘驱动器向盘片磁层记录数据时采用_方式写入。(B) A 并行 B 串行 C 并行串行 D 串行并行16、采用虚拟存贮器的主要目的是_。(B)A 提高主存贮器的存取速度 ;B 扩大主存贮器的存贮空间,并能进行自动管理和调度 ;C 提高外存贮器的存取速度 ;D 扩大外存贮器的存贮空间17、双端口存储

5、器所以能高速进行读 / 写,是因为采用_。(B)A 高速芯片 B 两套相互独立的读写电路 C 流水技术 D 新型器件18、CDROM光盘是_型光盘,可用做计算机的_存储器和数字化多媒体设备。(B) A 重写, 内 B 只读, 外 C 一次, 外 D 多次, 内二、填空题(每小题3分)1、闪速存储器能提供高性能、低功耗、高可靠性及A._能力,为现有的B._体系结构带来巨大变化,因此作为C._用于便携式电脑中。(A. 瞬时启动 B.存储器 C.固态盘)2、相联存储器不按地址而是按A. _访问的存储器,在cache中用来存放B. _,在虚拟存储器中用来存放C. _。(A.内容 B.行地址表 C.页表

6、和快表。)3、磁表面存储器主要技术指标有A._,B. _,C. _,数据传输率。(A.存储密度 B.存储容量 C.平均存取时间)4、广泛使用的A. _和B. _都是半导体随机读写存储器。前者的速度比后者快, 但C. _不如后者高。(A.SRAM B.DRAM C.集程度)5、对存储器的要求是A. _,B. _,C. _。为了解决这三方面的矛盾计算机采用多级存储体系结构。(A.容量大 B. 速度快 C. 成本低)、Cache是一种A. _存储器,是为了解决CPU和主存之间B. _不匹配而采用 的一项重要硬件技术。现发展为多级cache体系,C. _分设体系。(A.高速缓冲 B.速度 C.指令ca

7、che与数据cache)7、软磁盘和硬磁盘的A. _原理与B. _方式基本相同,但在C. _和性能上 存在较大差别。(A.存储 B.记录 C.结构)8、主存与cache的地址映射有A. _、B. _、C. _三种方式。其中组相连 方式适度地兼顾了前二者的优点,又尽量避免其缺点,从灵活性、命中率、硬件投资来 说较为理想。(A.全相连 B.直接相连 C.组相连)9、存储器的技术指标有A._,B._,C._,存储器带宽。(A.存储容量 B.存储时间 C.存储周期)10、双端口存储器和多模块交叉存储器属于A._存储器结构.前者采用B._技术,后者采用C._技术。(A.并行 B.空间并行 C.时间并行)

8、11、重写行光盘分A._和B._两种,用户可对这类光盘进行C._信息。(A.磁光盘 B.相变盘 C.随机写入、擦除或重写)12、多个用户公享主存时,系统应提供A._。通常采用的方法是B._保护和C._保护,并用硬件来实现。(A.存储保护 B.存储区域 C.访问方式)13、动态半导体存贮器的刷新一般有A._、B._和C._三种方式。(A.集中式 B.分散式 C.异步式)14、存储A._,并按B._顺序执行,这是C._型计算机的工作原理。(A.程序 B.地址 C.冯诺依曼)三、应用题1、(11分)设存储器容量为32字,字长64位,模块数m = 4,分别用顺序方式和交叉方式进行组织。存储周期T =

9、200ns,数据总线宽度为64位,总线周期 = 50ns .问顺序存储器和交叉存储器的带宽各是多少?解:信息总量: q = 64位 4 =256位 顺序存储器和交叉存储器读出4个字的时间分别是: t2 = m T = 4200ns =810 7 (s) t1 = T + (m 1) = 200 + 350 = 3.5 10 7 (s) 顺序存储器带宽是: W1 = q / t2 = 32 107 (位/ S) 交叉存储器带宽是: W2 = q / t1 = 73 107 (位/ S)2、(11分)如图B2.1表示使用快表(页表)的虚实地址转换条件,快表存放在相联存贮器中,其中容量为8个存贮单元

10、。问:(1) 当CPU 按虚拟地址1去访问主存时,主存的实地址码是多少?(2) 当CPU 按虚拟地址2去访问主存时,主存的实地址码是多少?(3) 当CPU 按虚拟地址3去访问主存时,主存的实地址码是多少? 图B2.1解:(1) 用虚拟地址为1的页号15作为快表检索项,查得页号为15的页在主存中的起始地址为80000,故将80000与虚拟地址中的页内地址码0324相加,求得主存实地址码为80324。 (2) 主存实地址码 = 96000 + 0128 = 96128(3) 虚拟地址3的页号为48,当用48作检索项在快表中检索时,没有检索到页号为48的页面,此时操作系统暂停用户作业程序的执行,转去

11、执行查页表程序。如该页面在主存中,则将该页号及该页在主存中的起始地址写入主存;如该页面不存在,则操作系统要将该页面从外存调入主存,然后将页号及其在主存中的起始地址写入快表。3、(11分)试推导磁盘存贮器读写一块信息所需总时间的公式。解:设读写一块信息所需总时间为Tb,平均找到时间为Ts,平均等待时间为TL,读写一块信息的传输时间为Tm,则:Tb=TsTLTm。假设磁盘以每秒r转速率旋转,每条磁道容量为N个字,则数据传输率=rN个字/秒。又假设每块的字数为n,因而一旦读写头定位在该块始端,就能在Tm(n / rN)秒的时间中传输完毕。TL是磁盘旋转半周的时间,TL=(1/2r)秒,由此可得: T

12、b=Ts1/2rn/rN 秒4、(11分)某机字长32位,常规设计的存储空间32M ,若将存储空间扩至256M,请提出一种可能方案。解:可采用多体交叉存取方案,即将主存分成8个相互独立、容量相同的模块M0,M1,M2,M7,每个模块32M32位。它各自具备一套地址寄存器、数据缓冲寄存器,各自以同等的方式与CPU传递信息,其组成结构如图B3.3: 图B3.3CPU访问8个存贮模块,可采用两种方式:一种是在一个存取周期内,同时访问8个存贮模块,由存贮器控制它们分时使用总线进行信息传递。另一种方式是:在存取周期内分时访问每个体,即经过1 / 8存取周期就访问一个模块。这样,对每个模块而言,从CPU给

13、出访存操作命令直到读出信息,仍然是一个存取周期时间。而对CPU来说,它可以在一个存取周期内连续访问8个存贮体,各体的读写过程将重叠进行。5、(11分)以知cache 命中率 H=0.98,主存比cache 慢四倍,以知主存存取周期为200ns,求cache/主存的效率和平均访问时间。解: R=Tm/Tc=4;Tc=Tm/4=50ns E=1/R+(1-R)H=1/4+(1-4)0.98=0.94 Ta=Tc/E=Tc4-30.98= 501.06=53ns。6、(11分)图B5.1所示为存贮器的地址空间分布图和存贮器的地址译码电路,后者可在A组跨接端和B组跨接端之间分别进行接线。74LS139是 2 :4译码器,使能端G接地表示译码器处于正常译码状态。要求:完成A组跨接端与B组跨接端内部的正确连接,以便使地址译码电路按图的要求正确寻址。 图B5.1解

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 生活休闲 > 社会民生

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号