DDS结构特点解读

《DDS结构特点解读》由会员分享，可在线阅读，更多相关《DDS结构特点解读（16页珍藏版）》请在金锄头文库上搜索。

1、DDS集成芯片结构特点直接 数字频率合成(DDS Digital Direct Frequency Synthesis)技 术是一种新的频率合成方法，是频率合成技 术的一次革命，JOSEPH TIERNEY 等3人于1971年提出了直接 数字频率合成的思想，但 由于受当时微电子技术和数字信号处理技术的限制，DDS技术没有受到足够重视，随着电子工程领域 的实际需要以及数字集成电路和微电子技术的发展，DDS技术日益显露出它的优越性。DDS是一种全数字化的频率合成器，由相位累加器、波形 ROM、D/A转换器和低通 滤波器构成。 时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取 决于累加器

2、位 数，相位分辨率取 决 于ROM的地址线位数，幅度量化噪 声取决于ROM的数据位字 长和D/A转换器位数。DDS有如下优点： 频率分辨率高，输出频点多，可达 个频点(N为相位累加器位 数):频率切 换速度快，可 达us量级； 频率切换时相位连续； 可以输出宽带正交信号； 输出相位噪声低, 对参考频率源的相位噪 声有改善作用；可以 产生任意波形； 全数字化实现，便于集成，体 积小， 重量轻，因此八十年代以 来各国都在研制和发展各自的DDS产品，如美国QUALCOMM 公司的Q2334， Q2220 ； STANFORD 公司的 STEL-1175 ，STEL-1180 ； AD 公司的 AD7

3、008，AD9850，AD9854 等。 这些DDS芯片的时钟频率从几十兆赫兹到几百兆赫 兹不等，芯片从一般功能到集成有 D/A转换器和正 交调制器。DDS除了用于跳频系统中外，还可以用于任意波形产生、信号调制等。随着高速集成电路的 飞速发展，DDS必将开拓更多新的应用领域。AD公司的常用DDS芯片选用列表：型号最大工 作频率(MHz)工作电压(V)最大 功耗(mw)备注AD9831253.3/5120 :低电压，经济，内置D/A转换器AD9832253.3/5120小型封装，转型输入，内置D/A转换器AD9833252.55.5 彳20 :10个管脚的uSOIC封装AD9834502.5 5

4、.52520个管脚的TSSOP封装并内置比较器AD9835505200经济，小型封装，装型输入，内置内置D/A转换 器AD9830505300 经济，并行输入，内置D/A转换器。AD98501253.3/5480内置比较器和D/A转换器AD98511803/3.3/5650内置比较器、D/转换器和时钟6倍频器AD98523003.31200内置12位的D/A转换器、高速比较器、线形调 频和可编程参考时钟倍频器AD98531653.3/5n1150 :可编程数字QPSK/16-QAM 调制器AD98543003.31200内置12位两路正交D/A转换器、高速比 较器和 可编程参考时钟倍频器AD9

5、85810003.32000内置10位的D/A转换器、150MHz相频监测器、充电汞和2GHz混频器、AD9850的结构AD9850是AD公司采用先 进的DDS技术1996年推出的高集成度 DDS频率合成器，它内部包括 可编程DDS系统、高性能DAC及高速比较器，能实现全数字编程控制的频率合成器和 时钟发生器。 接上精密 时钟源，AD9850可产生一个频谱纯净、频率和相位都可 编程控制的模 拟正弦波 输出。此正弦 波可直接用作 频率信号源或转换成方波用作 时钟输出。AD9850接口控制 简单，可以用8位并行口或 串行口经、相位等控制 数据。32位频率控制字，在125MHz时钟下，输出频率分产率

6、达0.029Hz。先 进的CMOS工艺使AD9850不仅性能指标一流，而且功耗少，在 3.3V供电时，功耗仅为155mW。 扩展工业级温度范围为-40+85摄氏度，其封装是28引脚的SSOP表面封装。AD9850采用32位相位累加器，截 断成14位，输入正弦查询表，查询表输出截断成10位，输 入到DAC。DAC输出两个互补的模拟电流，接到滤波器上。调节DAC满量程输出电流，需外接一 个 电阻Rset，其调节关 系是lset=32 (1.248V/Rset ),满量程电流为1020mA。字串62.2采用低频正弦波DDS单片电路的解 决方案Micro Lin ear公司的电源管理事 业部推出低频正

7、弦波DDS单片电路ML2035以其价格低廉、使用 简单得到广泛 应用。ML2035特性：(1)输出频率为直流到25kHz，在时钟输入为12.352MHz野外 频率分辨率可 达到1.5Hz (-0.75+0.75Hz ),输出正弦波信号的峰-峰值为Vcc ; (2)高度集成化， 无需或仅需极少的外接元件支持，自 带312MHz晶体振荡电路；（3）兼容的3线SPI串行输入口， 带双缓冲，能方便地配合 单片机使用；（4）增益误差和总谐波失真很低。ML2035为DIP-8封装，各引脚功能如下：（1）Vss: -5V 电源；（2）SCK :串行时钟输入，在上升沿 将串行数据锁入16位移位寄存器；（3）S

8、ID :串行数据输入，该串行数据为频率控制字，决定6脚输出的频率；字串4（4）LATI :串行数据锁存，在下降沿 将频率控制字锁入16位数据锁存器；（5）Vcc : +5 电源；（6）Vout :模拟信号输出；字串1（7）GND :公共地，输入、输出均以此点作 为参考点；（8）CLK IN :时钟输入，可外接 时钟或石英晶体。ML2035生成的频率较低（025kHz ），一般 应用于一些需 产生的频率为工频和音频的场合。如 用2片ML2035产生多频互控信号，并与AMS3104 （多频接收芯片）或ML2031/2032 （音频检波器） 配合，制作通信系 统中的收发电路等。可编程正弦波 发生器芯

9、片ML2035设计巧妙，具有可 编程、使用方便、价格低廉等 优点，应用范 围广泛。很适合需要低成本、高可靠性的低频正弦波信 号的场合。字串9ML2037是新一代低 频正弦波DDS单片电路，生成的最高 频可达500kHz 。2.3自行设计的基于FPGA芯片的解决方案DDS技术的实现依赖于高速、高性能的 数字器件。可编程逻辑器件以其速度高、 规模在、可编程, 以及有强大EDA软件支持等特性，十分适合 实现DDS技术。Altera是著名的PLD生产厂商，多年来 一直占据着行 业领先的地位。Altera的PLD具有高性能、高集成度和高性价比的优点，此外它还提供了功能全面的 开发工具和丰富的IP核、宏功

10、能外它还提供了功能全面的 开发工具和丰富的IP核、宏功 能库等，因此Altera的产品获得了广泛的 应用。Altera的产品有多个系列，按照推出的先后 顺序依次 为 Classic 系列、MAX （Multiple Array Matrix ）系列、FLEX （ Flexible Logic Element Matrix ）系列、 APEX （Advaneed Logic Element Matrix）系列、ACEX 系列、Stratix 系列以及 Cyclone 等。 字串 2Max+plusII是Altera提供的一个完整的EDA开发软件，可完成从设备输入、编译、逻辑综合、器 件适配、设计

11、仿真、定时分析、器件编程的所有过程。QuartusII是Altera近几年来推出的新一代可编 程逻辑器件设计环境，其功能更 为强大。用Max+plusII设计DDS系统数字部分最简单的方法是采用原理 图输入。相位累加器 调用 lmp_add_sub 加减法器模拟，相位累加器的好坏 将直接影响到整个系统的速度，采用流水 线技术能大 幅度地提升速度。波形存 储器（ROM ）通过调用lpm_rom 元件实现，其LPM_FILE的值*.mif是一个 存放波形幅值的文件。波形存储器设计主要考虑的问题是其容量的大小，利用波形幅值的奇、偶对称特 性，可以节省3/4的资源，这是非常可 观的。为了进一步优化速度

12、的设计，可以选择菜单Assign|Globan Project Logic Synthesis的选项 Optimize10 （速度），并设定 Global Project Logic Synthesis Style为FAST ,经寄存器性能分析最高 频率达到100MHz以上。用FPGA实现的DDS能工用在如此之高的 频率主要依 赖于FPGA先进的结构特点。AD9850是AD公司生产的最高时钟为125 MHz、采用先 进的CMOS技术的直接频率合成器，主要由 可编程DDS系统、高性能模 数变换器（DAC ）和高速比较器3部分构成，能实现全数字编程控制的频 率合成。1. AD9850 原理AD98

13、50内含可编程DDS系统和高速比较器，可实现全数字编程控制的频率合成。可 编程DDS 系统的核心是相位累加器， 由一个加法器和一个N位相位寄存器 组成，N 般为2432。每来一个外 部参考时钟，相位寄存器便以步 长M递加。相位寄存器的 输出与相位控制字相加后可 输入到正弦查询 表地址上。正弦 查询表包含一个正弦波周期的 数字幅度信息，每一 个地址对应正弦波中0360 范I 的一个相位点。查询表把输入地址的相位信息映射成正弦波幅度信 号，然后驱动DAC输出模拟量。相位寄存器每过2N/ M 个外部参考时钟后返回到初始状态一次，相应地正弦查询表 每经过一个循环也回到初始位置，从而使整个DDS系统输出

14、一个正弦波。输出的正弦波频率fout =M*fc/ 2N , fc为外部参考时钟频率。AD9850采用32位的相位累加器 将信号截断成14位输入到正弦查询表，查询表的输出再被截断 成10位后输入到DAC , DAC再输出两个互补的电流。DAC满量程输出电流通过一个外接电阻RSET 调节，RSET的典型值是3. 9k Qo将DAC的输出经低通滤波后接到AD9850内部的高速比较器上即可 直接输出方波。在125MHz的时钟下,32位频率控制字可使 AD9850输出频率分辨率达0. 0291Hz 。2. 控制字与时序AD9850 有40位控制字，32位用于频率控制(低32位)，5位用于相位控制，1位

15、用于电源 休眠(Powerdown) 控制，2位用于选择工作方式。这40位控制字可通过并行或串行方式输入到 AD9850 。在并行装入方式中，通过8位总线D0 D7将数据输入到寄存器，在 W - CL K 的上升 沿装入8位数据，并把指针指向下一个输入寄存器，在重 复5次之后再在FQ - UD 上升沿把40位 数据从输入寄存器装入到 频率/相位数据寄存器(更新DDS输出频率和相位)，同时把地址指 针复位 到第一个输入寄存器。AD9850 的复位(RESET)信号为高电平有效，且脉冲宽度不小于5个参考时钟周期。AD9850的 参考时钟频率一般远高于单片机的时钟频 率(小厮所用 为单片机89C51，使用12M晶振)，因此AD9850 的复位(RESET)端可与单片机的复位端直接相连。3与单片机接口74F04D3 1_ 2迦3占丄财 ”CM 7P2.774mWKU3D74F(HRD 3_B.a _ 9 2FFM8言市6USB113 丽m口 1113ED4D205P1D6DO07DQMDDCNDDY DUDVDDRESETFQl