《数字电子技术课程设计论文》由会员分享，可在线阅读，更多相关《数字电子技术课程设计论文（12页珍藏版）》请在金锄头文库上搜索。
1、数字电子技术课程设计报告题 目 数字电子钟 指导教师 院 系 专业班级 学生姓名 学生学号 指导教师 王金庭 2011年 5 月 10 日数字电子技术课程设计报告数字电子钟1一、课程设计目的（1）培养综合性数字电路的设计能力（2）掌握数字电子钟的设计、组装和调试方法二、课程设计内容及要求（1）设计一个数字电子钟电路，要求按12小时制直接显示“时”、“分”、“秒”，当电路发生走时误差时，要求电路具有校时功能。（2）用中小规模集成电路组成数字电子钟，并在面包板上组装、调试（3）画出基本逻辑框图和各单元电路图，并写出设计、实验总结报告三、数字电子钟的设计、安装与调试1工作原理数字电子钟由信号发生器、
2、“时、分、秒”计数器、译码器及显示器和校正电路组成。整个系统的时基信号直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用12进制计数器，可以实现12翻1。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。校时电路是来对“时、分、秒”显示数字进行校对调整。2总体电路设计图1 数字钟系统组成框
3、图3单元电路设计安装与调试（1）秒脉冲信号发生器555振荡器、分频器秒脉冲信号发生器是数字电子钟的核心部分，其精度和稳定度决定了数字钟的质量。由振荡器和分频器组合产生秒脉冲信号。振荡器：通常用555定时器与RC构成的多谐振荡器，经过调整输出1KHZ脉冲。其原理是0.7(2R3+R4+R5)C4=1ms，f=1/t=1KHZ。计时是1HZ的脉冲才是1S计一次数，所以需要分频才能得到1HZ的脉冲。分频器：分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供校正电路所组要的信号。由于震荡器输出的频率很高，所以需一定级数的分频电路。本设计方案中的分频器主要功能有两个：一是产生标准“秒”信号，二是提供
4、整点报时电路所需要的1KHz的高音信号和500Hz的低音信号。这里选用三片中规模集成电路计数器74LS90即可满足上述功能，因三片级联则可获得所需频率信号，即第一片的Q0输出频率为500Hz，第二片的Q3输出频率为10Hz，第三片的Q3输出频率为1Hz。其电路图如图2所示。图2 脉冲信号发生器 （2）计数器 60进制计数器由74LS90和74LS92构成60进制计数器，将74LS90设计成10进制加法计数器，74LS92设置6进制加法计数器。当74LS90计数到6时进行反馈清零，秒计数器的十位除用作自身清零外，还要作为分计数器的输入 脉冲。下面电路既可作为秒计数器，也可作为分计数器。电路图如图
5、3所示。图3 60进制计数器 12进制计数器时计数器是一个“12翻1”的特殊进制计数器，即当数字钟运行到12时59分59秒，秒的个位计数器再输入一个秒脉冲是，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律。选用74LS191和74LS74。电路图如图4所示。图4 12进制计数器（3）译码显示电路译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字。用与驱动LED七段数码管的译码器常用的有74LS48。74LS48是BCD-7段译码器/驱动器，输出高电平有效，专用于驱动LED七段共阴极显示数码管。若将秒、分、时计数器的每位输出分别送到相应七段译码管的输入端，
6、便可以进行不同数字的显示。在译码管输出与数码管之间串联电阻R作为限流电阻。电路图如图5所示。图5 译码显示电路4校时电路校时电路是数字钟不可缺少的部分，每当数字钟与实际时间不符时，需要根据标准时间进行校时。K1、K2分别是时校正、分校正开关。不校正时，K1、K2开关是闭和的。当校正时位时，需要把K1开关打开，然后用手拨动K3开关，来回拨动一次，就能使时位增加1，根据需要去拨动开关的次数，校正完毕后把K1开关闭上。校正分位时和校正时位的方法一样。其电路图如图6所示。图6 校正电路5系统联调（1）组装调试数字钟电路，调节输入脉冲的频率，观察当秒显示器显示“59”，分显示器是否加1且秒显示器跳回到“
7、00”开始加法计数至59，当分显示器和秒显示器显示“59 59”，时显示器是否加1且分显示器和秒显示器归“00 00”状态，秒显示器开始进行下一轮计数。当开关M拨至校分状态开关H处于计时状态时，观察分显示器是否自动校分，当开关H拨至校时开关M处于计时状态时，观察时显示器是否自动校时。数字钟电路的联调要注意各部分之间的时序配合关系，然后检查各部分的功能，使其满足设计要求。（2）设计过程中遇到的问题及其解决方法v 当接通电源时，分显示器和秒显示器只有分显示器在计数，秒计数器显示器的7个二极管都不亮，并且分显示器一直在跳动，而实际生活中是60次秒脉冲才会有分显示器的加1计数。经调试发现问题，由555
8、定时器和分频器发出的秒脉冲并没有送入秒计数器，分显示器一直在跳动说明脉冲发生器的脉冲是准确的，可能是由于分显示器正处于校分状态所以一直在跳动。将秒脉冲送至秒计数器并将开关M拨至计数状态，即可解决问题。v LED显示器的显示数字的发光二极管有些不亮，不能构成完整的09数字，检查显示器的10个引脚接线，发现有些引脚接错至74LS48译码器，重新连接引脚线路后，接通电源，显示无误。v 在连接时显示器的过程中，时显示器不产生进位，也就是当分、秒显示器均显示“59”时，时显示器没有加1，用二极管测试分计数器的进位信号，当分显示器由“59”跳至“00”时，二极管是否会产生由亮到灭的瞬时下降沿状态，发现并无
9、此现象，调试后发现是接错进位信号，重新接线后时显示器能正常进位。四、课程设计体会这学期的数字电子技术课程设计课题，我选择了数字电子钟，在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构，掌握了各芯片的工作原理和其具体的使用方法，培养了动手实验能力，在实践中检验真理，更是收获颇多。在6进制，10进制，60进制的进位及12进制的接法中，要求熟悉逻辑电路及其芯片各引脚的功能，这样在电路出错时便能准确地找出错误所在并及时纠正了。在设计电路中，往往是先仿真后连接实物图，但有时候仿真和电路连接并不是完全一致的，例如仿真的连接示意图中，有些引脚悬空，而在实际电路中却不能悬空，必须接低电平，因为在仿真电路中
10、悬空代表低电平，面包板上悬空代表高电平，如果一些芯片的控制信号引脚没有正确连接高低电平，可能造成芯片无法在电路中正常工作。因此仿真图和电路连接图还是有一定区别的。此次的数字电子钟设计重点在于仿真和接线，虽然在EWB仿真上能把电路图接出来，并能正常显示，但对于电路本身的原理并不是十分熟悉，对上学期的数字电子技术这门课并没有融会贯通，没有建立起全面系统的知识体系，不能很好地把老师教授的知识变为己用，并运用到实际电路中。因此，在学习生活中要多动脑多问几个为什么。通过这次的设计实验更进一步地增强了我的动手能力，这是收获最大之处。五、元器件使用说明1集成异步十进制计数器74LS90集成异步十进制计数器7
11、4LS90它是二-五-十进制计数器，若将Qa与CKB相连从CKA输入计数脉冲其输出Qd、Qc、Qb、Qa便成为8421码十进制计数器；若将Qd与CKA相连，从CKB输入计数脉冲其输出Qd、Qc、Qb、Qa便成为5421码十进制计数器。74LS90具有异步清零和异步置九功能。当R0全是高电平，R9至少有一个为低电平时，实现异步清零。当R0至少有一个低电平，R9全是高电平时，实现异步置九。当R0、R9为低电平时，实现计数功能。8421BCD码 5421BCD码图7 74LS90工作原理74LS90功能表如下：输入输出R01 R02 R91 R92QD QC QB QAH H L H H LL H
12、H L H HL L L LL L L LH L L HH L L H L L L L L LL L 计数计数计数计数2555定时器图8 555定时器工作原理图振荡器由555定时器构成。在555定时器的外部接适当的电阻和电容元件构成多谐振荡器，再选择元件参数使其发出标准秒信号。555定时器的功能主要由上、下两个比较器C1、C2的工作状况决定。比较器的参考电压由分压器提供，在电源与地端之间加上VCC电压，且控制端V悬空，则上比较器C1的反相端“-”加上的参考电压为2/3VCC，下比较器C2的同相端“+”加上的参考电压为1/3VCC。若触发端 的输入电压V21/3VCC，下比较器C2输出为“1”电
13、平，触发器的输入端接受“1”信号，可使触发器输出端Q为“1”，从而使整个555电路输出为“1”；若阈值端的输入电压V62/3VCC，上比较器C1输出为“1”电平，触发器的输入端接受“1”信号，可使触发器输出端Q为“0”，从而使整个555电路输出为“0”。控制电压端V外加电压可改变两个比较器的参考电压，不用时，通常将它通过电容（0.01左右）接地。放电管1的输出端Q为集电极开路输出，其集电极最大电流可达50A，因此，具有较大的带灌电流负载能力。若复位端 D加低电平或接地，可使电路强制复位，不管555电路原处于什么状态，均可使它的输出Q为“0”电平。只要在555定时器电路外部配上两个电阻及两个电容
14、元件，并将某些引脚相连，就可方便地构成多谐振荡器。3七段LED数码显示器图9 数码显示器原理图共阳极数码管的8个二极管的阳极连接在一起。通常，公共阳极接高电平，其他管脚接段驱动电路输出端。当某段驱动电路的输出端为低电平时，该段所连接的字段导通并点亮。反之，对应的LED段码不亮，对于共阴极数码管，则是高电平有效，低电平无效。根据发光字段的不同组合可显示各种数字或字符。此时，要求段驱动电路能够吸收额定的段导通电流，还根据外接电源及额定段导通电流来确定相应的限流电阻。六、附录元器件清单型号功能备注74LS00四个2输入与非门2个74LS20两个4输入与非门1个555定时器产生时间延迟和多种脉冲1个74
